Блок переноса для матричного сумматора

ZIP архив

Текст

ОП Союз Советскиа Социапистицескиз Ресттублик) Зйявлено 16. 01 51) М. Кл. Я 06 Р 7/5 О 317/18-2 прнсое ) Прно ем заявкитет Гввудврствеиимй ввмитеСвввтв Мииистрав СССРпе делам изобретеиийи аткрытий Бюллетень31) Заявитель Красного Знамеинститут сковский ордена Трудово инженерно-физически 4) БЛОК ПЕРЕНОСА ДЛЯ МАТРИЧНО СУММАТОР Ася к обпасти вычиожет быть испопьИзобретение отцоситепьцой техники и овацо(ВМ.И 1 роцессор ециапизированць эвестцы матричные параппепьные сум- В магоры ца магнитных сердечниках с прямоугопьцой петпей гистерезиса, имеющие бпоки поспе дова тепьцого межкаска диого пврввосв 11 . Нвпосгвгяом ях явпявгся низкое быстродействие.Нпцбопее близким техническим решением к данному изобретению явпяется бцок переноса дпя матричного сумматора, содоркгпгций зпементы памятц на магцитп.,л сердечниках, прошитых входными и плходць 1 лш шинами, шиной сброса и пораэрпдцого переноса, выходные усипитепи, цодкпючеццыо к выходным шинам 2С цепью повышения быстродействия цредпагаемый бпок перецоса содержит два ттт - разрядных регистра ца магнитных с. рчочпцках, прошитых шинами переноса, и узап кол 1 мутсациц, первый вход которого соединен с шиной поразрядного переноса, вррой охоч - с соответствующей входной 25 шиной, третий вход - с шиной переноса первого регистра, четвертый вход - с шиной переноса второго регистра, причем-й магнитный сердечник первого регистра и ( 1 +1) магнитный сердечник второго регистра прошиты 1 -ой входной шиной, а щ-й магнитный сердечник первого регистра и первый магнитный сердечник второго регистра прошиты ттт-й входной шиной, где т - номер разряда регистра, кроме того уэеп коммутации содержит четыре транзистора и четыре магнитных сердечника, прошитых шинами установки, считывания, поразрядного переноса записи и обмотками управления, коппекторы первого и второго транзисторов соединены с четвертым входом узда коммутации, коппекторы третьего и четвертого транзисторов - с третьим входом, база и эмиттеры транзисторов соединены с соответствующими обмотками управпеция, соответствующие концы которых под кпючецы к выходам узпа коммутации.На фиг. 1 представпен бпок переносе дпя матричного сумматора; на фиг. 23 6242293принципиапьная схема уэпа коммутации.Бпок соцержит цва И - разряцных регистра 1 и 2, соцержаших магнитные серцечники 3, гце П 1- основание системы счиспения, вхоцные шины 4, шины переноса 5и 6, выхоцные шины 7 и шину сброса 8,Выходные шины 7 соецинены со входамивыхоцных усипитепей Э. Кроме того, блоксодержит узел коммутации 10, выхоцыкоторого поцкпючены к шине порвзряцного переноса 11, к одной иэ входных шин4 - к шине старшей цифры Я, к шине установки 12 и считывания 13, а также кшинам переноса 5 и 6 регистров 1 и 2.Выхоцы узпа коммутации соединены с выхоцными шинами 14 и 15 переноса в спецующий разряд.Уэеп коммутации содержит четыре маггитных сердечника 16 17, 18, 19, прошитых кроме перечиспенных шин, обмотками управпения., 2 О, коорые поцкпючены70к амиттервм и базам соответствующихтранзисторов 21, 22, 23 и 24,Работает устроиство спецуюшим образом.В первом такте на входные шины 4 соцного из разряцов матричного сумматорапоступает коц поразрядной суммы в коце (1) иэ (п 1), Г 1 ри этом,. в регистры 1и 2 записывается вход поразрядной суммы и суммы, увеличенной на единицу, соогЗоветс твенно. В этом же такте осущес гвляе гсяподача сигналов П(перенос) и Ф (старшаяцифра) на уэеп коммутации 1 О, где прсисходит вычисление функций 11, П, Г 17 о 1и ПЧгП, опрецепяющих усповие распространения переноса. Во втором такте происходит распространение переноса и считывание окончатепьной суммы с одногоиз регистров 1 ипи 2 током по шинам 5ипи 6. Номер считываемого регистра воспецуюшем разряце опрецепяегся усповиями переноса в панном разряде, т.е. насыщением одного иэ ранзнсгоров 21, 22,23 или 24. Таким образом, происхоцитбыстрое распространение, переноса во45всех разрядах. В третьем такте цепь пере.носа возвращается в исхоцное состояниетоками в шинах 8 и 12. Работа цепи переноса согласуется с работой грахгвктнойматрицы сумматора, имеющей цикпы: приемпервого операнца, прием второго операнцв - выцача поразрядной суммы, возврат. Таким образом, за счет ввецения вбпок двух регистров и узла коммутацииуцается повысить;его быстродействие.формупа изобретения1, Блок переноса цпя матричного сумматора, соцержащий эпеменгы памяти на магнитных серцечниках, прошитых вхоцными и выхоцными шинами, шиной сброса и поразряцного переноса, выхоцные усилитепи, попкпюченные к выходным шинам, о ги и ч а ю щ и й с я тем, что с цепью повышения быстроцействия блока, он соцержит цва ю 1 -разряцных регистра на магнитных серцечниках, прошитых шинами переноса, и узел коммутации, первый вход которого соецинен с .шиной поразряцного переноса, второй вхоц - с соответствующей вхоцной шиной, третий вхоц - с шиной переноса первого регистра, четвертый входс шиной переноса второго регистра, причем 1 -й магнитный серпечник первого регистра и ( 1 + 1) -й магнитный сердеч-. ник второго регистра прошиты 1 -й вхоцной шиной, а П -й магнитный серцечник первого регистра и первый магнитный серцечник второго регистра процшгы И 1-й вхоцной шиной гпе 1 - номер рвэряца регистра.2. Бпок переноса цпя матричного сумматора по и. 1, о т п и ч а ю щ и й с я тем, что узеп коммутации соцержит четыре транзистора и четыре магнитных сер цечннка, прошитых шинами установки, считыванияпоразрядного переноса записи и обмотками управпения, коппекторы первого д второго транзисторов соединены с четвертым входом узда коммутации, коппекгоры третьего и четвертого транзисторов - с третьим входом, бвзв и эмиттеры транзисторов соецинены с соответствующими обмотками управления, соответствующие концы которых поцкпючены к выхоцам узпа коммутации.Источники информации, принятые во внимание при экспертизе:1. Авторское свицегепьсгво СССР М 432495, кп. (.06 Р 7/5 О, 1972.2, Авторское свицегепьсгво СССР М 434412, кп, Ст Об Р 7/5 О, 1972,624229 Гт) Фиу. 1 Составитепь Ю, УшаковТехрец Н. Андрейчук Корректор И. Гоксич Каменская ецак аз Ужгороц, уп. Проектная 4 ент" ипиап ПП 9/39 Тираж 826 ИИПИ Госуцарственного комипо цепам изобретений 113 О 35, Москва, Ж, Ра Поцписноеета Совета Министров ССи открытийкокая наб., ц. 4/5

Смотреть

Заявка

2315317, 16.01.1976

МОСКОВСКИЙ ОРДЕНА ТРУДОВОГО КРАСНОГО ЗНАМЕНИ ИНЖЕНЕРНО ФИЗИЧЕСКИЙ ИНСТИТУТ

ХЕТАГУРОВ ЯРОСЛАВ АФАНАСЬЕВИЧ, ПОПОВ ЮРИЙ АЛЕКСЕЕВИЧ, ЮШКЕТОВ МИХАИЛ ГРИГОРЬЕВИЧ, ЕСИПОВ ВЛАДИМИР ВЯЧЕСЛАВОВИЧ, ЗАХАРЕВИЧ НИКОЛАЙ НИКОЛАЕВИЧ, СТЕПАНОВ АЛЕКСЕЙ НИКОЛАЕВИЧ, ФОМИН МИХАИЛ АНАТОЛЬЕВИЧ, НИКАНОРОВ АЛЕКСАНДР МИХАЙЛОВИЧ, МЕЩЕРЯКОВ ВАЛЕНТИН ВИКТОРОВИЧ

МПК / Метки

МПК: G06F 7/50

Метки: блок, матричного, переноса, сумматора

Опубликовано: 15.09.1978

Код ссылки

<a href="https://patents.su/3-624229-blok-perenosa-dlya-matrichnogo-summatora.html" target="_blank" rel="follow" title="База патентов СССР">Блок переноса для матричного сумматора</a>

Похожие патенты