Устройство для вычисления суммы произведений

и 717765 Союз СоветсиикСоциалистическихРеспублик ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ф:ъдДата опубликованию описания 28.02.80(72) Авторы изобретению Н. П, Вашкевич, Н, Н. Коннов и А, В. Кучин Пензенский политехнический институт(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СУММЫ ПРОИЗВЕДЕНИЙ Изобретение относится к области ав томвтики и вычислительюй техники и может быть использовано в цифровых корреляторах и цифровых фильтрах,Известно устройство для умюження3чисел непосредственно в дополнительномкоде, причем умюжение производится также, как в прямом (получение псевдопроизведения на нвквпливакицем сумматоре), споследующей корреляцией псевдопроиэведения (сложение псевдопроизведения с дополнением отрицательюго сомюжите -лЯ) 1 Ц .Однако это устройство сложно.Наиболее близким по технической сущ, юсти к предложенному является устройство для вычисления суммы произведений,содержащее г -разрядный регистр мюжимого, И -разрядный регистр множителя,узел сдвига, узел анализа, узел управления, сумматоры, регистр, элементы И,ИЛИ, группы элементов И, группу элементов ИЛИ,узел анализа переноса, счет;.чик, причем прямые выходы регистра мно 2жимого соединены с первой группой входов узла сдвига, соответствующие выходы которого соединены со входами первого сумматора и первыми входами первого и второго элементов ИЛИ. Инверсные выходы регистра множимого подключены к первому входу узла управления. Выходзнакового разряда регистра множимого соединен с первым входом узла анализа. Прямые выходы регистра множителя подключены ко второй группе входов узла сдвига. Инверсные выходы регистра мю жителя соединены со вторым входом узла управления. Выход знакового разряда регистра множителя подключен ко второму входу узла анализа, первый выход которого соединен с первым входом перво- . го элемента И, в второй выход узла анализа подключен к первому входу второго элемента И. Вторые входы первого и второго элементов И соединены с первой шиной управления, а их третьи входы - с выходом узла управления, Выходы первого и второго элементов И подключены ко3 " "71776вторым входам первого и второго элементов ИЛИ соответственно, выходы первогои второго элементовИЛИ соединены совходами о -го и (11-1)-го разрядов первого сумматора 121 ;5Однако это устройство имеет низкоебыстродействие, так как в нем произво-,дится предварительно перевод в прямойкодзатем выполняется умножение, а длядальнейшей обработки - обратный перевод. ОМедь изобретения - повышенйе быстродействия.. Это достигается тем, что в устройстве,выходы 2 о, (2 п -1),.(о +1)-го разрядов первого сумматора соединены с первы-ми входами элементов И первой группы,вторые входы которых подключены ко второй шине управления. Выходы, о,(д -1)1-4 о разрядов сумматора подключены кЖпервым входам элементов И второй груп:пы, вторые входы котрых соедйненй со"второй шиной управления, Инверсные выходы регистра мюжителя соединейы спервыми входами элементов И третьейгруппы. Выход знакового разряда" множи"теля подкдвчен ко вторым входам эдемен-тов И третьей группы. икпервому входу узла анализа переносов, третьи входыкоторых соединены с выходом узла управления,"а четвертые - с третьей шинойуправления. Инверсные выходы регдстра"множимого подключены к первым входамэлементов И четвертой группы. Выход " "зйакового регистра множимого соединенсо вторыми входами элементов И четвертой группы, третьи входы которых подключены к выходу узла управления, а чет-,вертые входы - к четвертой шине"управ-ленин. Выходы элементов И второй, тре 46тьей и четвертой групп соединейы со вхо-;дами элементов ИЛИ групны, выходы которых подключены ко входам 1,2, о-горазрядов регистра Выходы элементов Ипервой группы -соединены со входами 45(и+1), (+2)2 й-го разрядов регист-,ра, выходы которого подключены ко вхо-:дам второго сумматора; вйход переюсакотофого" соединен со Йт 6 рым - входбм" узла анализа переюсов. Выхрд знакового 5 О " "рЫрядарегйстра-"мнимого йодкаочен к " " "третьему"входу узла анализа переюсов.Выл" переносов первогб "сумматора сое динен с четвертым входом узла анализапереносов, выходы которого повцаочены ко 155входам счетчика.ф нкциональная схема устройства приведена на чертеже. 8Устройство содержит о -разрядный регистр мйожимого 1,о -разрядный регистр множителя 2, узел сдвига 3, представдяюший собой комбинационную схему и осу ществляюший смещение кода множимого на один разряд в каждом такте. Выходы знаковых разрядов регистров 1 и 2 под-ключены ко входам узда анализа 4, выдающего уровень логической единицы на выходе 5, если сомюжители разного эна. ка, и на выходе 6 - если оба сомножите-. ля отрицательные, узел управления 7, на выходе которого вырабатывается запре-. щающий уровень логического нуля, если хотя бы один из сомножителей равен нулю, элементы И 8 и 9, элементы ИЛИ 10 и 11, сумматор 12, группу элементов И 13, элемейт И 14, регистр 15, элемент ИЛИ 16, элементы И 17 и 18, сумматор 19, узел анализе переносов 2 О, счетчик 21, входные шины 22-29.Устройство работает следующим образо маВ каждом-ом цикле работы очередные сомюзители находятся на регистре 1 и 2. По сигналу по шине 28 содержимое сумматора 12 через группу элементов И 13, элемент И 14 и элемент ИЛИ Х 6 заноситсяна регистр 15, и в сумматоре 19 осуществляется сложение ранее чакопденной суммы с псевдойроизведением вычисленным в предыдушем цикле работы. Прн этом перенос в сумматоре 19 распространяется на 2 о разрядов. Сигналом по шине 28 сбрасывается сумматор 12, По сигналу на первой иэ шин 24 с выходов узла сдвига,3 в о младших разрядов сумматора 12 поступает множимое, если младший разряд мюжитела равен Х и нули, если он равен О, По этому же сигналу с выхода 5 узла ана- диэа 4 через элемент И 8 и элемент ИЛИ 1 О заносится единица в и -ый раз ряд сумматора 12, если сомножители разного знака; или заюсится единица в (О) разряд с выхода 6 - прн отрицательных сомножителях. Тем самым выйолняется часть коррекции псевдопроиэведения. Занесение единицы в и -ый или ( 1-1)-ый разряд запрещается уровнем логического нуля "с выхода узла управления 7, если хотя бы один из сомножителей равен О. По сигналу на второй из шин 24 миожимое со сдвигом на один разряд вправо поступает на входы сумматора 12, если (г 1 -1)-ый разряд множители равен 1 и т,д, При каждом очередном-маайаисавину ого множнмого717765 10 15 20 реноса, счетчик, причем прямые выходы регистра множимого соединения с первой группой входов узла сдвига, соответствующие выходы которого соединены со входами первого сумматора и первыми входами первого и второго элементов ИЛИ, инверсные выходы регистра множимого подключены к первому входу узла управ лений, выход знакового разряда регистра З 0 множимого соединен с первыми входомузда анализа, прямые выходы регистра множителя подключены ко второй группе входов узла сдвига, инверсныевыходы регистра множителя соединены со вторый входом узла упрввдения, выход знакового разряда регистра множителя подключен о второму входу узла анализа, первый вы-.ход которого соединен с первым входом первого элемента И, в второй выход узда анализа подключен к первому входу второго элемента И, вторые входы первого .и второго элементов И соединены с первой шиной управления, а их третьи входы - с выходом узла управления, выходы 4 первого и второго элементов И подключены ко вторым входам первого и второго элементов ИЛИ соответственно, выходы первого и второго элементов ИЛИ соединены со входами о -го и (л)-го разрядов первого сумматора, о т л и ч в ю ш е е с я тем, что, с целью повышениябыстродействия, в нем выходы 2 п,(2 о), (О +1)-го разрядов первого сум- матора соединены с первыми входами элементов И первой группы, вторые входы которых подключены ко второй шине управления, выходы о, (о)1-го раз-, рядов сумматора подключены к первым. 5с содержанием сумматора 12 перенос распространяется не болеечем нап раз"- рядов что и определяет длительность такта получения псевдопроиэведения, До момента окончания второго такта получе-нии псевдопроизведения на сумматоре 12 заканчивается распространение переноса в сумматоре 19, первым сигналом по шине 29 сбрасывается регистр 15, и по сигналу на шине 26 в и старших разрядов регистра 15 через элементы И 18 и элемент ИЛИ 16 заносится инверсный код множителя, если множитель отрица- тельный и ни один иэ сомножителей не равен нулю, т,е. на сумматоре 15 выполняется первая коррекция псевдопроизведения, формируемого на сумматоре 12.Вторым сигналом по шине 29 сбрасывается в нуль регистр 15, а сигналом по шине 27 в его о старших разрядов за, носится код с инверсных выходов регистра 1, если множимое отрицательно и ни один из сомножителей не равен нулю, т.е.осушествляется вторая коррекции псевдо- произведения, формируемого на сумматоре 12, При выполнении корречциЛ перенос в сумматоре 19 распространяется не более чем на й разрядов, т,е, такт коррек ции по времени равен такту получении псевдопроизведения, что и позволяет совместить выполнение этих операций. Йо окончании второй коррекции регистр 15 сбрасывается третьим сигналом по шине 29. К моменту окончания сигнала на пйследней шине 24 нв сумматоре 12 сформйруется псевдопроизведение, коррекция которого была выполнена на сумматоре.19. По сигналу на шике 28 содержимое сумматора 12 записывается на регистр 15, и в сумматоре 19 начинается сложе ние псевдопроизведенря сомножителей с ранее накопленной суммой. Сумматор 12 сбрасывается, цикл работы повторяется сначала для очередньгх (1+1)-ых сомно- жителей, В каждом цикле работы переносы из старших разрядов сумматоров 12 и 19 поступают в схему анализа переносов 20, В течение цикла могут поступать О, 1 иди 2 переноса. Схема первачи переноса управляется знаковыми рюрядами регистров 1 и 2 и вырабатывает сигналы сложений или вычитания в счет- чик 21, В результате выполнения гл циклов работы на сумматоре 19 и счетчике 21 сформируются в дополнительном коде значения суммы произведений, знак которой определяется старшим разрядом счег- чика усреднения,6 Таким образом при получении суммй произведений чисел, представленных в до полнительном коде быстродействие устройствакоторое задает допустимую частоту подачи сомножителей, определяется лищьвременем формирования псевдопроизведенияоперации коррекции псевдопроизведения и .суммирование произведений не отражаютсянв обшем быстродействии устройства. Формула изобретенияУстройство для вычисления суммы про" изведешгй, содержащее п -разрядный, регистр Множимого, о -разрядный рагистр множителя, узел сдвига, узел вналйза, узел управления, сумматоры, регистр, элементы И, ИЛИ, группы элементов И,группу элементов ИЛИ, узел вюдиза пе7 ., 71входам элементов И второй группы, вто рые входы которых соединены со второй шиной управления, инверсные выходы ре""гистра множители соединены с первымивходами элементов И третьей груМйы, выход знакового рияда множителя подключен ко вторым входам элементов И третьей группы и к первому входу узла анализа переносов, третьи входй-которых соединены с выходом узла управления, а четвертые - с третьей шиной управления,ийверсйые выходы регистра множимогоподключены к первым входам элементов И третьей, четвертой группй, выюд знакового регистра множимого соединен со вторыми входами элементов И четвертойгрутйы "третьи вюдй котсрак подклмчены к выходу узла управления, а четвертые входы - к четвертой шине управления, выходы элементов И второй, третьей и четвертой групп соединены со "входами элементов ИЛИ группы, выюды которых 7768. 8подключены ко входам 1,2, . и -го раз- рядов регистра, выходы элементов И первой группы соединены со входами Ь+1), (и+2) 2 о -го разрядов регистра, выхо ды йоторого подключены ко входам второго сумматора, выход переноса которого соединен со вторым вюдом узла анализа переносов, выход знакового рмряда регистра множимого подключен к тре тьемувюду уэна анализа переносов, выход переносов первого сумматора соединен с четвертым вюдомузла анализа переносов, выходы которого поацаочены ко входам счетчика15 Источники информации,принятые во внимание при экспертизе1. Карцев А. М. Арифметика цифровыхмашин. М., "Наука", 1969, с, 68.2. Домаравий А, И,;и др. Дискретнаиизмерительная корреляпйонная система,М., Наука"., 1968, с. 31-41 (прототип)