Последовательный сумматор

нов цо 1 ена Союз Советскик Социалистических О П КСАНЗОБРЕТЕН и 696452 Реслубл ВТОВСКОМУ СВИДЕ ТЕЛЬ С(51)М. Кд 606 Р 7/5 присоединением заявк Ваударстнанай квинтет СССР в авлаи наабуетеннЯ и втармтвЯ(23) Приорите Опубликовано 05. 11,79. Бю Дата опубликования описан етень М 4) Заявител Таганрогский радиотехнический институт им 4) ПОСЛЕДОВАТЕЛЬНЫЙ СУММАТО Изобретение относится к области вычислительной техники и предназначено для,суммирования многоразрядных двоичныхпоследовательных кодов.Известны последовательные суммато 5ры многоразрядных двоичных кодов, содержап из регистры,одноразрядный сумматор и элемент задержки 111.Из известных последовательных сумматоров наиболее близким по техническойсущности к предложенному является последовательный сумматор, содержавший одноразрядный сумматор и элемент задержки,выход которого соединен с одним из входов одноразрядного сумматора, а два дру 15гих входа одноразрядного сумматора явля-.ются входами слагаемых последовательного сумматора 2,Однако в известных последовательныхсумматорах невозможно суммировать многоразрядные последовательные 1-кодыфибоначчи и фзолотые 1-коды,Цель изобретения - расширение функциональных воэможностей заключающее-. 2ся в выполнении дополнительных операпнй сложения чисел в 1-коде фибонвччи и взолотом 1-коде,Цель достигается тем, что в последовательный сумматор, содержвщ ий одноразУрядный сумматор и элемент задержки,введены блок инвертирования и блок формирования дополнительных сигналов суммы и переноса, первый вход которого соединен с выходом суммы одноразрядного сумматора, выход переноса которого соединен со вторым входом блока формирования дополнительных сигналов суммы и перейоса, третий вход бнока формирования дополнительных сигналов суммы и переноса соединен с первым выходом блока кивер тирования, второй выход которого является выходом суммы последовательного сумматора. Первый, второй и. третий выходы блока формирования дополнительных сигналов суммы и переноса соединены соответственно с первым, вторым и третьим входами блока инвертирования. Четвертый выход блока формирования дополнительныхЕсли в 1-х- разрядах минимальных форм представления слвгвемых имеются единицы, то из свойства минимальной формы следует, что суммы (1+1) - Х и ( 1 - 1)-.Х рвэрядов будут нулевые И, 5следоввтелъно, единицв переноса из 1 го в (1 +1) разряд может быть помещена в( 1+1)-й разряд суммы, в перенос иэ1-го в ( 1-2)-й разряд нвдо звпомнить. Сложение двух многорвзрядных чисел нвчинвется со старших разрядов и вынолняется порвзрядно последоввтельно во времени. Сложение со старших разрядов нвчинвется в силу того, что перенос из 1-го разряда в ( 1-2)-й может выэввть пере 15 нос из ( 1 -2)-го рвэрядв в 1 1 -4)-й и т.д., т.е, распространение переносов идет в сторону млвдших рвэрядов. Перенос из1 -го разряда в ( 1 +1) рвзряд носит ло квльный характер, что вытекает иэ свой 20 ствв минимальной формы представлены кодов слагаемых. Процесс суммирования распадается нв ряд операций. Каждая 4 -я операция эвключвется в сложении двух25 разрядов слагаемых и переноса из ( 1 - 2)- го старшего разряда с учетом значения суммы, полученной при выполнении предыдущей опервции. При сложении двух чисел А =1 0 0 1 0 и В = 1 0 0 1 0 впервом твкЗО те складываются пятые рвзряды, при этом сумма этих рвэрядов равняется нулю. Перенос вперед помещается в шестой рвзряд результата, в перенос назад эвпоминвется нв двв такта, Нв втором такте35 склвдьтввются четвертые рвэряды, обрвэукщие сумму и перенос, равные нулю. В третьем такте складываются третьи рвзряды вместе с переносом, запомненным после сложения пятых разрядов. При этом 40 сумма равняется единице, в перенос не возникает. Сложение цифр второго рвзрядв в четвертом такте порождает перенос и нулевую сумму. При атом перенос вперед должен быть помещен в третий рвз- -. 45 ряд резудьтвтв, в который уксе помещена единицв, полученнвя нв предыдущем, тре тьем такте, т.е. возникает необходимость совместной обработки цифр результата, полученных при суммироввнии нв предыдущем и двнном тактах. Реэультвт суммироввния в подобном случае может быть представлен в видеУ(1 м)+%1)+чй)-ч(1+ю+ч(1),что вытекает из рекуррентного соотношения (2), Следовательно, в четвертом такте образуется единичная сумма в четвертом и во втором разрядах результата, вв третьем - нулевая сумма, В пятом твкже сумма будет рввнв нулю, Таким обрвзом, сумма А + В = 1 0 1 0 1 О,Нв чертеже иэобрвженв функционвльнаясхема последовательного сумматора.Сумматор содержит входы слагаемых1 и 2 последовательного сумматора, однорвэрядный сумматор 3, элемент звдержки 4, блок формирования дополнительныхсигнвлов суммы и переноса 5, блок инвертироввния 6, в котором происходит заломинвние сигналов .суммы и переносв сцелью замены двух рядом стоящих единицв коде результата одной единицей соглвсно выражения (2) путем инвертированияэтих разрядов, упрввляющий вход 7 последоввтельного сумматора и выход суммы 8последовательного сумматора, Блок формироввния дополнительных сигнвлов суммы и переноса, 5, содержит элемент И9, нв выходе которого формируется сигналпереноса в ( 1+ 2)-й разряд, элемент И10, элемент И 11, который совместно сэлементом эвдержки 12 и элементом ИЛИ13 формирует сигнал переноса в ( 1 - 2)-йразряд, элемент ИЛИ 14, нв выходе которого формируется сигнал суммы 1 -горвзрядв, элементы НЕ 15 и 16. Блок инвертироввния 6 содержит элементы И 1719, элементы задержки 20 и 21, элементы ИЛИ 22-24,элементы НЕ 25, 26, 27.Элементы задержки 20 и 21 осуществляют задержку сигнвлов поступающих нв ихвход нв один такт работы последовательного сумматора. Элемент И 19 и элементы НЕ 25 и 26 выполняют функцию инвертироввния, звпрещвя прохождение сигнвлов через элементы И 17 и 18 и посылвя единичный сигнал нв вход элементаИЛИ 24. Для выполнения операции сложения чисел в 1-коде фибонвччи необходимоподать единичный сигнал нв упрввляющийвход 7 последовательного суммвторв.Приэтом в блоке 5 будетрвзрешено прохождение сигнвлов по цепям, формирующим дополнительно сигналы суммы и переноса,Одновременно с этим будет разрешено инвертироввние в блоке 6,При сложении двух чисел, предстввленных.в 1-коде фиббонвччи, А = 10010100 и В = 1010 0100 коды чисел А и В поступают нв входы 1 и 2 последоввтельного сумматора, нвчинвя со старшего рвэрядв, Нв первом такте однорвэрядным суммвтором 3 формируется нулевой сигнвл суммы и единичный сигнал переносв, кото52 8го сумматора 3, При этом формируетсяединичный сигнал суммы, который посту- .пает через элементы ИЛИ 14 и И 17 навход элемента задержки 20. Окончательный результат сложения будет получен через время, равное двум тактам работы,необходимое для того, чтобы единичныйсигнал со входа элемента задержки 20прошел нв выход суммы 8 последовательного сумматора. Окончательный результатсложения будет следующий А + В = 0 10 1 1 0 1 0 0 1. Для сложения чиселв двоичной системе счисления необходимо подать нулевой сигнал нв управляющи вход 7 последовательного сумматора,Пры этом запрещается инвертирование вблоке 16 и запрещается формирование дополнительных сигналов суммы и переносав блоке. 5. Снгнал переноса с выхода одноразрядного сумматора 3 на его входбудет поступать через цепочку элементовИ 10, ИИИ 13 и элемент задержки 14.Конечный результат также будет сформирован с задержкой на два такта.Введение новых блоков и связей позволяет расшнрить функциональные возможностк последовательного сумматора и выполнять суммирование чисел, представленных в фибоначчиевой" и "золотой" системах счнслення, обладакицих высокой ошибкообнвруаивакнцей способностью. В данномпоследовательном сумматоре контроль правильности выполнения сложения может осуществляться путем проверки результатасложения, в котором три подряд идущихразряда не могут иметь единичные значения,7 6964 рый пройдя через пеночку элементов И 11, 22 и ИЛИ 18 поступит нв вход элемента задержки 21. Кроме того, единичный сигнал переноса поступит на вход элементе задержки 12. Сложение цифр седьмых рвз рядов на втором такте работы приводит к формированию нулевых снгнвлов суммы и переноса. Но на этом танте единичный .сигнал в выходах элемента задержки 21 через элементы ИЛИ 23 и 24 поступит на выход еуммы 8 последовательного сумматора. На третьем такте при сложении цифр шестого разряда с переносом, возникшим на первом такте и прошедшим через элементы задержки 12 и 4, формируется единичный сигнал переноса в4+1)-й разряд и в ( 1-2)-й разряд, так же как это делалось на первом такте. На четвертом такте единичный сигнал суммы поступает нв вход элемента задержки 20, пройдя элементы ИЛИ 14 и И 17, Еднничный сигнал с выхода элемента задержки 21 поступает на выход суммы 8 через элементы ИЛИ 23 и 24. На пятом такте25 едининый сигнал переноса, сформированный на третьем такте, пройдя через элементы задержки 12 и 4, приводит к образованию единичного сигнала суммы. Этот сигнал через элемент ИЛИ 14 поступит30 на первый вход элемента И 19, нв второй вход которого поступает единичный управляющий снгнвл, на третий - единичный сигнал с выхода элемента задержки 20, прошедший через элемент ИЛИ 22, на четвертый - единичный сигнал с выхо 35, да элемента НЕ 26. Единичный сигнал с выхода элемента И 19 поступает через элемент ИЛИ 24 на выход суммы 8, в через элемент НЕ 25 - на входы элемен 40 тов И 17 и 18 и запрещает прохождение единичных сигналов на входы элементов задержки 20 и 21. На шестом такте одноразрядный сумматор 3 формирует нулевой сигнал суммы и единичный сигнал45 переноса, который,. йройдя Пеночку элементов. И 11, ИЛИ 22 и И 18,-поступает на вход элемента задержки 21, в единичный снгнвл с выхода элемента И 11 поступает нв вход элемента задержки. На седьмом такте единичный сигнал с выхода элемента задержки 12 через элемент ИЛИ 13 поступает на вход элемента задержки 4, Единичный сигнал с выхода элемента задержки 21 через элементы ИЛИ 23 и24 поступает на выход суммы 8 последовательного сумматора, На восьмом такте единичный сигнал с выхода элемента задержки 4 поступает на вход однорвзрядноформула изобретения 1, Последовательный сумматор, содержащий одноразрядный сумматор и элемент задержки, выход которого соединен с одним из входов одноразрядного сумматор -два других входе (щноразрядного сумматора являются входами слагаемых последовательного сумматора, о т л и ч а ю - щ и й с я тем, что, с пелью расширения функпнональных возможностей заключающегося в выполнении дополнительных операпнй сложения чисел в 1 коде фибонвччи и в золотом 1-коде, введены блок инвертировання и блок формирования дополнительных сигналов суммы и переноса, первый вход которого соединен с выходом суммы одноразрядного сумматора, выход переноса которого соединен со вторым696452 резки Составитель В. Бе нактор А, Виноградов Техред М, Келемеш Корректо ор ШП "П 68/49 ЦНИИПИ Гос по делам 113035, Москвраж 780рственного комитетазобретений и открытий Ж, Раушская на ПодписноеСССР 1 , д. 4/5