410391
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 410391
Текст
4 Ю 391 Союз Советских Социалистицеских РеспубликЗависимое от авт. свидетельстваЗаявлено 12,1 Ч,1971 ( 1646949/18-24)с присоединением заявкиПриоритетОпубликовано 05 Л.1974. Бюллетень1Дата опубликования описания 22 Л.1974 М. Кл. б 061 7385 Государственный комитет Совета Министров СССР по делам изобретений и открытийУДК 682.325,5(088.8) Авторыизобретения Г. С. Петросян и В, М. Петросян Заявитель УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ И ВЫЧИТАНИЯ ЧИСЕЛ В СИСТЕМЕ СЧИСЛЕНИЯ С ПЕРЕМЕННЫМ ОСНОВАНИЕМ5= - а,+6,+ с; Изобретение относится к вычислительной технике.Известны устройства для суммирования и вычитания чисел в системе счисления с переменным основанием, содержащие сумматоры, блок местного управления и логические схемы.Однако такие устройства сложны и обладают сравнительно низким быстродействием. Предложенное устройство отличается тем, что оно содержит триггеры блокировки и коррекции, счетчик констант и регистр переменного модуля, нулевые выходы которого подключены через первую группу схем совпадения, связанных с блоком местного управления, ко входам счетчика констант, выходы которого подключены через вторую группу схем совпадения, связанных с блоком местного управления, к первым входам сумматоров, вторые входы которых подключены к выходам третьей группы схем совпадения, связанных первыми входами с выходами регистра переменного модуля, вторыми входами - с нулевым выходом триггера коррекции, а третьими входами - с блоком местного управления.Причем выход каждой тетрады сумматоров подключен к первому входу схемы совпадения четвертой группы, второй вход которой связан с нулевым выходом триггера блокировки, соединенного входом с блоком местного управления, а выход подключен ко входу триггера коррекции и входу следующей тетрады.Это позволяет упростить устройство и повысить быстродействие его работы.5 Схема устройства для суммирования и вычитания чисел в системе счисления с переменным основанием изображена на чертеже.Каждая тетрада устройства содержит поразрядные сумматоры 1 - 4, схемы совпадения 10 5 - 13, счетчик констант с ячейками 14 - 17,схемы совпадения 18 - 21, линию задержки 22, регистр переменного модуля с ячейками 23 - 26, триггер коррекции 27, тиггер блокировки 28 и блок местного управления 29.15 Сложение чисел происходит за три такта, авычитание - за два такта.В первом такте сложения операнды а н впоступают в сумматор, где происходит сложение этих чисел. В -й тетраде сумматора полу чается где а; - четырехразрядная цифра операнда а,25аа+3 ау+2 ау+1 ау,где а - -й двоичный бит операнда а;Ь; - четырехразрядная цифра операнда,1- /+3 1 2 -, 1 у30 где б - 1-й двоичный бит операнда Ь;=а,+Ьс+сю г - и,с; с - перенос из (ю - 1) -й тетрады; всю - двоичная сумма в первом такте сложения в ю-й тетраде.Если то перенос в следующую тетраду отсутствует, Если аг+Ью+сс г =-16, (2) то возникает перенос в следующую тетраду, который через схему совпадения 13 поступает в (ю + 1)-ю тетраду и одновременно устанавливает в единицу триггер коррекции 27 данной тетрады.Тогда в ю-й тетраде получается.5=а,+ Ь,+сс г - 16. Во втором такте сложения к сумме 5 через схемы совпадения 6, 8, 10, 12 прибавляется содержимое счетчика констант. Ааналогично, содержимое с сетчика констант прибавляется ко всем остальным тетрадам сумматора.При этом возможны случаи:1. В первом тактс сложения переноса не было 5: - а, + Ью+ сс г + и+ 1", (1) где 5 м - содержимое с-й тетрады при второмтакте сложения;п + 1 - дополнительный код основания системы счисления. а,+Ь,+сс ю(п, (3) где п - основание системы счисления, тогда5 и: - аю+ Ью+ сс г+ и+ 1" (16 и перенос в (7+1)-ю тетраду отсутствует.5 ю - ошибочный результат, так как в тетраде избыток п + 1 остался.Если 5,ю - а, + Ь, + асс г+ и+ 1" - 16 = в этом случае перенос есть, и он через схему совпадения 13 поступает в (ю + 1) -ю тетраду и одновременно устанавливает в единицу триггер коррекции 27.2. В первом такте сложения перенос был (2)5 и = аю+ ";+ сс - г+,и+ 1" - 16 =. В этом случае перенос в следующую тетраду отсутствует, потому что7 с .=и - 1.й Тогда5 = и - 1 + юг - 1+ 1+ юг+1" - 16 = п - 1. зо 35 40 45 50 55 60 65 Как очевидно, только в случае, когда в первых двух тактах переноса не было, результатв тетраде получается ошибочный, и необходима коррекция, которая производится в третьемтакте.В третьем такте триггер блокировки 28 устанавливается в единицу, и основание системысчисления и через схемы совпадения 5, 7,9 и 11 переделается в те тетрады, из которых впредыдущих тактах не было переноса в старшие тетрады.В тех тетрадах, где был ошибочный результат, получается5 аю=аю+Ь, +сс г+ и+1" +и== аю+ Ью+ сс г,так как перенос в старшую тетраду был заблокирован.Из вышеизложенного видно, что втетраде получается аю+Ь,+сс - г,и перенос из данной тетрады в другую в течение трех тактов может возникнуть только один раз,Вычитание чисел а и Ь происходит в дополнительном коде,5 с = аю - Ью+и 1а) если аю) Ьто имеется перенос, который устанавливает в единицу триггер коррекции и блокирует передачу в ю-ю тетраду сумматора.б) если а, ( Ь, перенос отсутствует. В данной тетраде прибавляется п с блокировкой переноса в следующую тетраду.в) если операнд а меньше операнда Ь, то после вычитания результат представляется в дополнительном коде, и к каждой тетраде прибавляется модуль п с блокировкой переноса из тетрады в тетраду.Предмет изобретенияУстройство для суммирования и вычитания чисел в системе счисления с переменным основанием, содержащее сумматоры, блок местного управления и логические схемы, о т л и ч аю щ е е с я тем, что, с целью упрощения и повышения быстродействия устройства, оно содержит триггеры блокировки и коррекции, счетчик констант и регистр переменного модуля, нулевые выходы которого подключены через первую группу схем совпадения, связанных с блоком местного управления, ко входам счетчика констант, выходы которого подключены через вторую группу схем совпадения, связанных с блоком местного управления, к первым входам сумматоров, вторые входы которых подключены к выходам третьей группы схем совпадения, связанных первыми входами с выходами регистра переменного модуля, вторыми - с нулевым выходом триггера коррекУтехин едакто ова оррект Заказ 1072/4 Изд,337 Тираж 624ЦНИИПИ Государственного комитета Совета Министров ССпо делам изобретений и открытийМосква, Ж, Раушская наб., д. 4/5 писно ипография, пр, Сапунова, 2 ции, а третьими - с блоком местного управления; причем выход каждой тетрады сумматоров подключен к первому входу схемы совпадения четвертой группы, второй вход которой связан с нулевым выходом триггера блокировки, соединенного входом с блоком местного управления, а выход подключен ко входу триггера коррекции и входу следующей тетрады.
СмотретьЗаявка
1646949, 12.04.1971
МПК / Метки
МПК: G06F 7/50
Метки: 410391
Опубликовано: 05.01.1974
Код ссылки
<a href="https://patents.su/3-410391-410391.html" target="_blank" rel="follow" title="База патентов СССР">410391</a>
Предыдущий патент: 410390
Следующий патент: 410392
Случайный патент: Способ зондового контроля интегральных микросхем на пластине