Реверсивный десятичный счетчик

. Кл. Ст 06 тп 3/086 061 738 6 031 23/00 с присоеди ием заявки Ъ митет по дела иоритет обретений и открытири Совете МинистровСССР УДК 621.374.32(088.8) ублико и 20.111.1973, Бюллете Дата опуб 1.И.1973 кования описан Авторы зобретения. М. Сухомлинов, Н, К,ренец и В. Л. Барано ая вите ститут автомати ВЕРСИВНЫЙ ДЕС ИЧНЫЙ СЧЕТЧИК бависимое от авт. свидетельс Заявлено 11,01.1971 ( 162 Изобретение относится к области автоматики и вычислительной техники и может быть использовано для построения различных автоматических и вычислительных устройств (подсчет количества производимой продукции за вычетом брака; сравнение количества двух входных воздействий, поступающих последовательно во времени; построение цифровых интегрирующих машин и т. п.),10В известных схемах реверсивных десятичных счетчиков большой емкости (коэффициент пересчета К)10 в) оборудование растет пропорционально количеству разрядов счетчика. Помимо того известные схемы реверсив ных счетчиков последовательного действия строятся, как правило, в двоичной системе счисления, что требует применения преобразователя кодов чисел.Цель изобретения состоит в построении 20 простой схемы реверсивного десятичного счетчика большой емкости, оборудование которого практически не зависит от требуемого коэффициента пересчета, а результат фиксируется в десятичном виде как для отрицательных, 25 так и для положительных чисел. В предлагаемом устройстве эта цель достигается путем выполнения схемы реверсивного десятичного счетчика большой емкости на базе линии задержки последовательного двоичного полу сумматора, схемы коррекции, двух схем о ратного кода и блока знака.На чертеже изображен реверсивный десятичный счетчик большой емкости, Он состоит из линии задержки 1, последовательного двоичного полусумматора 2, двух схем обратного кода 3 и 4, схемы коррекции 5, элемента задержки на один период тактовой частоты б, схем ИЛИ 7, 8, схемы И 9, блока знака 10 и блока синхронизации 11.Блок знака 10 определяет режим работы реверсивного счетчика (сложение или вычитание положительных 12 или отрицательных И входных сигналов) и фиксирует знак результата. В случае суммирования выдается сигнал по первому выходу блока знака, соединенному со входом схемы коррекциями 5 и входами схем обратного кода 3 и 4. В случае вычитания выдается сигнал по второму выходу блока знака, соединенному со вторым входом схемы коррекции б. И в том и в другом случае выдается выходной сигнал блока знака 10 по третьему выходу, который соединен со входом схемы И 9, на второй вход которой поступают выходные сигналы блока синхронизации 11, Выходные сигналы с других двух выходов блока синхронизации 11 поступают на вход блока знака и на вход блока коррекции. Помимо этого четвертый вход схемы коррекции б соединен с выходом первой схемы обратногокода 3. Результат коррекции поступает на первый выход схемы 5, которыя соединен со входом линии задержки 1. Кроме этого в режиме сложения выдается сигнал по второму выходу схемы коррекции 5, соединенному с первым входом схемы ИЛИ 7.Выход линии задержки 1 соединен с первым входом второй схемы обратного кода 4, второй вход которой соединяется с первым выходом блока знака 10. Выход схемы обратного кода 4 поступает на первый вход последовательного двоичного полусумматора 2, выход сигнала суммы которого соединен с первым входом схемы обратного кода 3. На второй вход первой схемы обратного кода 3 поступает сигнал с первого выхода блока знака 10. Выход сигнала переноса сумматора 2 соединен со вторым входом схемы ИЛИ 7, выход которой через элемент задержки б соединен с первым входом схемы ИЛИ 8. Второй вход схемы ИЛИ 8 соединен с выходом схемы И 9, первый вход которой соединен с третьим выходом блока знака 10, а второй - с блоком синхронизации 11. Выход схемы ИЛИ 8 поступает на второй вход сумматора 2.Линия задержки предназначена для получения и запоминания результата счета в двоично-десятичном коде. Величина задержки т между входом схемы коррекции 5 и выходом линии задержки 1 определяется по формуле(1)У где и - количество десятичных разрядов;- частота тактовых сигналов.Величина задержки т должна удовлетворятьнеравенству где Ра,асс - максимально возможная частотапоступления входных счетных сигналов.Так, для а=8 и 1=250 кгпв величина задержки т, согласно формуле (1) равна т= =1,28 10 - 4 сек=128 мксек.При таком значении т максимально возможная частота поступления входных счетных сигналов в соответствии с неравенством (2) не должна превышать 7,8125 кгпв.Величина задержки т между входом и выходом линии задержки 1 определяется по фор- муле и для тех же значенийи а равняется с =1,2 10 - 4 сек=120 мксек.Последовательный двоичный полусумматор 2 собран согласно известным логическим соот- ношениям 5 10 15 20 30 35 40 45 50 55 6065 где 5, 7, Х, У, Х и У - двоичные переменныесигнала суммы, сигнала переноса, прямые иинвертированные сигналы по первому и второму входам полусумматора соответственно.Блок знака фиксирует знак результата, задает режимы работы устройства (сложение,вычитание, отсутствие счета, установка в исходное состояние).Блок синхронизации предназначен для выработки сигналов, синхронизирующих работувсего устройства.В предлагаемой схеме реверсивного десятичного счетчика абсолютная величина результата хранится в обратном коде в двоичнодесятичной системе счисления 8421.Рассмотрим работу блока счета в режимесложения. В исходном состоянии или в режиме запоминания, которые могут предшествовать режиму сложения, двоично-десятичныйобратный код абсолютной величины циркулирует без изменения по цепи: выход линии задержки 1 - вторая схема обратного кода 4 -полусумматор 2 - первая схема обратногокода 3 - схема коррекции 5 - вход линии задержки 1. Первый же входной сигнал, устанавливающий в блоке знака режим сложения,приводит к тому, что на первом и третьем выходах блока знака 10 установятся сигналы,которые переключат схемы обратного кода 3и 4 в режим инвертирования, Поскольку с выхода линии задержки 1 поступает обратныйкод, то на выходе второй схемы обратного кода 4 установится прямой двоично-десятичныйкод, который поступит на первый вход полусумматора 2. Так как с третьего выхода блоказнака поступает разрешение на схему И 9,то сигнал младшего первого разряда Р 1 проходит через схему И 9, ИЛИ 8 на второйвход полусумматора,Если во время действия первого разряда попервому входу полусумматора 2 также поступает код единицы, то согласно логическимвыражениям (4) 5=0, а сигнал переноса2=1 через схему ИЛИ 7, элемент задержкиб и схему ИЛИ 8 поступит на второй входполусумматора 2 уже во время действия сигнала второго разряда. Таким образом, двоичный код младшей тетрады увеличится на однуединицу. В результате на выходе полусумматора установится правильный результат впрямом двоично-десятичном виде, если числов младшей тетраде не превышает 9, Этоткод первой схемой обратного кода 3 опятьпревращается в обратный двоично-десятичныйкод, который через схему коррекции 5 заносится в лицинию задержки 1.Как только в младшей тетраде установитсякод десяти 1010, срабатывает схема коррекции 5 во время действия последнего (четвертого) разряда тетрады и на втором выходесхемы коррекции 5 появляется сигнал, который через схему ИЛИ 7 поступает по цепипереноса полусумматора 2 в младший разрядследующей (второй) тетрады.374643 5Сххема коррекции 5 записывает единицы по месту нулей обратного кода, поступающего с выхода первой схемы обратного кода 8, благодаря чему в младшей тетраде будет код 1111, который представляет собой обратный 5 код нуля, а в младший разряд второй тетрады поступит сигнал переноса, который суммируется с кодом второй тетрады, Коррекция в остальных тетрадах происходит аналогичным образом.В режиме вычитания на первый вход полу- сумматора 2 поступит с выхода линии задержки 1 обратный двоично-десятичный код, а на второй вход сигнал первого разряда Р 1, В результате сложения, выполненного двоич ным полусумматором 2 по логическим уравнениям (4), на его выходе установится правильный результат, если в младшей тетраде числа, поступающего из линии задержки 1, была цифра отличная от нуля (кодируется 20 как 1111) . Полученный результат, пройдя без изменения первую схему обратного кода 8, запишется через схему коррекции 5 в линию задержки 1. Если в режиме вычитания в младшей тетраде числа, поступающего из ли нии задержки 1, записан нуль (1111), то в результате, сложения в младшей тетраде образуется код 0000 и появляется сигнал переноса во вторую тетраду. По коду 0000 срабатывает схема коррекции 5 во время дейст- зо вия старшего (четвертого) разряда тетрады, которая записывает по месту второго и третьего разрядов код единицы. Следовательно, в младшей тетраде вместо кода 0000 в линию задержки 1 запишется обратный код девятки 0110. Сигнал переноса во второй тетраде35 суммируется аналогичным ооразом, в резульбтате чего вырабатывается сигнал переноса в следующую тетраду и т. д., пока не поступит тетрада с кодом, в котором будет хотя бы в одном двоичном разряде О, что вызовет прекращение распространения сигнала переноса.Предмет изобретенияРеверсивный десятичный счетчик, содержащий блок синхронизации, полусумматор, блок знака, схему коррекции, один выход которой соединен с линией задержки, отличающийся тем, что, с целью повышения точности работы устройства, в него введены схемы обратного кода, логические схемы ИЛИ, И и элемент задержки, причем входы схемы коррекции соединены соответствешо с блоком синхронизации, блоком знака и с первым входом схемы обратного кода, один выход схемы коррекции,соединен со входом линии задержки, а другой выход схемы коррекции подключен к одному из входов первой логической схемы ИЛИ, выход ,которой через элемент задержки и вторую схему ИЛИ подключен к одному из входов полусумматора, другой вход которого соединен с выходом второй схемы обратного кода, второй вход которой подключен к линии задержки, а выходы полусумматора соединены с вторым входом первой схемы ИЛИ и со вторым входом первой схемы обратного кода, выход которой соеди. нен с одними из входов схемы коррекции и блока знака, другой вход которого соединен с блоком синхронизации, подключенным к одному из входов схемы И, выход которой соединен со второй схемой ИЛИ, а выход блока знака соединен с другим входом схемы И.