Гасесоюзная itbtho-u: k; iii-i: iim
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
375644 ОПИСАНИ Е ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик,ПриоритетОпубликовано 23,111.1973, Бюллетень16Дата опубликования описания 30,7.1973 М. Кл. Ст 061 7/385 Комитет оо аелаес иаобретеиий и открытий ори Совете Мииистров СССР, Г. Масол китенко, Б. В, Саинчи Институт автомат аявител СУММАТ ыхотение отногчислительвано при втоматики тики и исполь средств схему язан с д,р угой йства,бл,о,ка 10 ходом их ре 1 содержащиеов которой св зования кодов, ой шиной устр емы сложения нсоединены с вь два динамическ отличается тем,динамическийс выходом схедом блока претход блока,прею задержки соы сложения,тр ой ство.казана на чероим Выходом реобразования 25с одним вхолинию 4 заВыход схемы амического ресхемы сложе ческии,регистр 1 св н к входу блока 2 п ход которого соединен3 сложения, а через с другим ее входом. связали с входом дин управляющие входы Динами подключе кодов, вь дом схем держки -сложения гистра 1, тся,к области автомай техники и может быть еализации техническихвычислительной техни 5 ки.Известны сумматорсложения, один из входвыходом блока преобриз ее входов - с входиа входы управления схпреобразования кодовблока управления, игистра. Предложенное устроиствочто в нем использован одинрегистр, вход которого связанмы сложения, а выход - с вхообразования кодов, причем вьобразования кодов через линиединен с третьим входом схемЭто позволяет упростить усБлок-схема сумматора потеже.н ния и блока преобразования кодов - с в дом блока 5 управления.Устройство работает следующим образом.Слагаемые заносятся в динамический регистр 1 через схему 8 сложения по ее третьему входу так, что разряды одного слагаемого размещаются между, разрядами другого и хранятся там, циркулируя через блок преобразования кодов и схему сложения. По сигналу блока управления слагаемые с динамического регистра через блок преобразования кодов, где, в случае их отрицательных значений, они преобразуются в дополнительный код, подаются на входы схемы, сложения, одно - непосредственно, а другое - через линию задержки. Таким образом, на вход схемы сложения одноименные,разряды обоих слагаемых поступают одновременно. С,выхода схемы сложения сумма либо сразу подается на выход, либо заносится в,динамический регистр.Предмет изобретенияСумматор, содержащий схему сложения, один из входов которой связан с выходом блока преобразования кодов, а другой - с входной шиной устройства, причем входы управления схемы сложения и блошка преобразования кодов соединены с выходом блока управления, и динамический регистр, отличаРедактор И. Грузова Корректор О, Усова Заказ 1554/14 Изд.1351 Тираж 647 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская наб., д. 4/5 Типография, пр, Сапунова, 2 юи 1 ийся тем, что, с целью упрощения устройства, в нем третий вход схемы сложения связан с выходом блока преобразования через ливонию задержками, а выход - с входом динамического регистра, выход которого связан с входом блока преобразования кодов.
СмотретьЗаявка
1498372
В. М. Никитенко, Б. В. Саинчина, В. Г. Масол Институт автоматики
МПК / Метки
МПК: G06F 7/50
Метки: iii-i, itbtho-u, гасесоюзная
Опубликовано: 01.01.1973
Код ссылки
<a href="https://patents.su/2-375644-gasesoyuznaya-itbtho-u-k-iii-i-iim.html" target="_blank" rel="follow" title="База патентов СССР">Гасесоюзная itbtho-u: k; iii-i: iim</a>
Устройство для подачи на вход измерительной схемы сигналов постоянного тока с нескольких датчиков
Номер патента: 121682
Опубликовано: 01.01.1959
Автор: Шекриладзе
МПК: G08C 19/02, H03K 17/20
Метки: вход, датчиков, измерительной, нескольких, подачи, постоянного, сигналов, схемы
...датчиков. Катушки каждого следующего генератора сдвинуты относительно соответствующих катушек предыдущего генератора на 120, соединены между собой параллельно и вместе с включенными последовательно с ними диодами Дл, - Лд а - ДА з, Ды - Ль.а - Дъ з и т. д. образуют трехфазный выпрямитель, пающий на выходе напряжение Ье. Генераторы Ги Уз создают синусоидально изменяющееся напряжение. Генератор Г, имеет полоса специальной формы, которые обеспечивают получение провала на положительной полуволне.Напряжение бснимаемое с каждого трехфазного вьраспределяется между двумя сопротивлениями Р, и Р 2, созд121682 падения напряжения У, и У. Напряжение У выше входного напряжения У подаваемого от соответствующего датчика, в результате чего у диода Д...
Устройство для сложения цифр, представленных фазо импульсным десятичным кодом
Номер патента: 370606
Опубликовано: 01.01.1973
МПК: G06F 7/50
Метки: десятичным, импульсным, кодом, представленных, сложения, фазо, цифр
...регистру 5 и счетчи 5 ку 7,Для обеспечения правильной работы устройства также необходимы генераторы тактовых серий импульсов и опорных последовательностей импульсов. Однако они имеютсяО в любой системе с фазо-импульсным представ370600 25 3лением информации и в состав рассматриваемого устройства не входят.Работа устройства начинается с подачи на вход С, преобразователя 1 импульса последовательности С 9 (см. фиг, 2), который устанавливает триггеры преобразователя в такое состояние, при котором будут открыты его выходные вентили. Коды десяти складываемых цифр, представляющие импульсы, синхронизированные с импульсами опорных последовательностей, поступают на преобразователь 1 по входам у 1 - у,о и производят обратную установку триггеров,...
Устройство выхода мдп интегральных схем на индикатор
Номер патента: 535010
Опубликовано: 30.09.1978
Авторы: Копытов, Прокофьев, Сидоренко, Сирота, Таякин
МПК: H03K 17/60
Метки: выхода, индикатор, интегральных, мдп, схем
...следующим образо,м.С входной шины 9 поступает информация в виде последовательного двоичного кода. При каждом сдвиге информации: шины 8 разрядных нмпульсов вырабатывазо ется разрядный импульс, совпадающий вовремени с адним из тактовых импульсов шины 10, который открьпвает транзистор 4.При этом происходит разряд емкости затвора транзистора 6, и транзпгстор 6 закрывается. Одновременно с этим на входйую 1 шину 9 поступпает нсвая информация. Напряжение с входа передается на затвор транзистора 2 через транзистор 1 во время действия импульсав с шины 10, При поступлении логического 0 на входную шину 9 10 емкость затвора транзистора 2 и конденсатор 6 к концу тактового импульса с шины 10 разряжаются, транзистор 2 запирается, В результате...
Устройство контроля разрядных преобразователей напряжение код, временная задержка-код и арифметических устройств, выполняющих операции над преобразованными кодами
Номер патента: 570998
Опубликовано: 30.08.1977
Автор: Дубовицкий
МПК: H03K 13/02
Метки: арифметических, временная, выполняющих, задержка-код, код, кодами, напряжение, операции, преобразованными, преобразователей, разрядных, устройств
...о -1 о . 1где Ь 1 - погрешность, вносимая,в преобразуемое напряжение, обусловленная нестабильностью параметров схемы.60 Для уменьшения погрешности Лпреобразователи 2 и 3 имеют общее напряжение питания.Контролируемый преооразователь производит обратное преобразование напряжения в 65 пропорциональный двоичный код,15 21 25 30 35 40 45 50 55 60 65 Следовательно, если преобразователи 2 и 9 имеют равный образцовым преобразователям дискрет преобразования, то они формируют коды, значение которых отличается от контрольного на величину, определяемую погрешностью преобразования указанных преобразователсй.Лнализируя величину погрешности путем сравнения ее с заданным значением, можно сделать заключение о правильности преобразования...
Устройство для обнаружения и исправления ошибок арифметических преобразований полиномиальных кодов
Номер патента: 894711
Опубликовано: 30.12.1981
Авторы: Амербаев, Бияшев, Евстигнеев, Черкасов
МПК: G06F 11/08
Метки: арифметических, исправления, кодов, обнаружения, ошибок, полиномиальных, преобразований
...(0 (. О й к =с .2 КЪ 1На чертеже представлена блок-схема устройства.Устройство "одержит (К+3) входных регистров 1 по числу обрабатываемых символов (байт), предназначенных для 65 временного запоминания символов, образующих обрабатываемое слово, дешифраторы 2-1, 2-2 2-К, предназначенные для дешифрации каждого символа (байта) обрабатываемого слова, блоки умножения по модулю р 2"ф, а (ю) - степень неприводимого многочлена) 3-1, 3-2 З-К, 4 - б, первый 7, второй 8, третий 9, четвертый 10, пятый 11, шестой 12 и седьмой 13 сумматоры по модулю два, блок 14 хранения констант умножения, первую 15, вторую 16, третью 17 и четвертую 18 схемы сравнения, элемент. ИЛИ 19 первый 20, второй 21 элементы И.Каждый дешифратор 2 имеет три вы" хода, на...
Предыдущий патент: Цифровое вычислительное устройство для обработки учетных данных
Следующий патент: Йьсоюзнаяпйтшйсчш; “-: . йая
Случайный патент: Шпиндель высокоскоростного шлифовального станка