365704

О П И СА Н И Е ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сова Советских СоциалистическихРеспублик Зависимое от авт. свидетельства ЪЪ 001 75 явлено 03,1 Х,1970 (Ле 1472428,18-2 соединением заявки .й Комитет по селам изобретеиий и открытийиоритет ри Совете Министров СССРОпубликовано 08,.1973. Боллстсць Л УД 1 681.825.54(088,8) Дата опубликования описания 5 Л 1.197 Авторыизобрстеция;таявитсл ЬНЫЙ ДЕСЯТИЧНЫЙ СУММАТ КОП занной по рования с схемы ф соединень рандов 8, строб-имп с шинами ы формиодыби 7 ереноса 5 тения опет входом10 и 11 - ственно. Преобразователь 1 содержит логические 10 схемы И 12 и 13, выходы которых связанысо входами логической схемы ИЛИ 14.Один из входов схемы И 12 связан с шиной 16 нулевой последовательности опорных импульсов и одним из входом схемы И 16, 15 другой вход схемы И 12 соединен с шиной17 строб-импульсов сложения и одним из входов схемы И 18. Один из входов схемы И 13 соединен с шиной 19 строб-импульсов вычитания и с одним из входов схемы И 16, а 20 другой вход схемы И 13 связан с входом 10операнды В и одним из входов схемы И 18.Выходы схем И 16 и 18 через схему ИЛИ 20 связаны со входом установки 1 триггера 21. Выход схемы ИЛИ 14 соединен со вхо дом установки О триггера 21, выход которого соединен с одним из входов трехвходовой схемы И 22, второй вход которой через схему ИЛИ 23 связан с шиной 17 и шиной 19, а третий вход схемы И 22 связан с клем мой 24 тактовых импульсов Т,. Это позволяет працию вычитанияБлок-схема устеже.Устройство содфазо-импульсноголо-импульсное, вьдом 2 фазо-импул ь в устроистве оп роизв ойств риведена н Устройство относится к области автоматики и вычислительной техники и может быть использовано при реализации технических средств цифровой автоматики и электронных вычислительных машин.Известен накопительный десятичный сумматор, содержащий преобразователь фазо-импульсного представления числа в числоимпульсное, связанный с фазо-импульсной ячейкой памяти, которая выходом связана с устройством формирования импульса единицы переноса в старший разряд.Известное устройство не позволяет производить вычитание чисел.Предложенное устройство отличается тем, что в него дополнительно введена схема сравнения операндов, выход которой связан со входом схемы формирования сигналов переноса. Один из входов схемы сравнения операндов соединен с шиной строб-импульсов сравнения, а два других - с шинами операнержит преобразователь 1 представления чисел в чисход которого связан со вхоьсной ячейки памяти 3, свявыходу со входом 4 схем игналов переноса б. Вх рмирования сигналов п с выходами схемы срав вход 9 котороц служи льсов сравнения, а входь операндов В и А соответФазо-импульсная ячейка памяти 3 содержит схему ИЛИ 25, входами связанную со входом 2, клеммой 2 б счетных тактовых импульсов Т и клеммой 27 переноса из предыдущего разряда, Схема ИЛИ 25 выходом присоединена к счетному входу 28 фазо-импульсного элемента памяти 29. Через схему ИЛИ 30 к динамическому входу 31 фаза-импульсного элемента памяти 29 подключены вход П и клемма 32 нулевой опорной последовательности.Схема формирования сигналов переноса 5 содержит триггер 33, счетный вход которого служит входом 4, а вход установки О соединен с клеммой установки 0 сложения. Выход триггера 33 через схему И 34, соединенную выходом со входом схемы ИЛИ 35, связан с клеммой Зб переноса в старший разряд. Другой вход схемы И 34 связан с клеммой 37 импульсов опроса. Другой вход схемы ИЛИ 35 соединен с выходом схемы И 38, входы которой связаны с клеммой 39 строб-импульса переноса, клеммой 24 и выходом схемы ИЛИ 40, соединенной с клеммой 41 признака переноса в последующий разряд. Один из входов схемы ИЛИ 40 связан через схему И 42 с клеммой 43 признака переноса из предыдущего разряда и с выходом триггера 44. Другой вход схемы ИЛИ 40 служит входом 45, Входы триггера 44 установки О и 1 служат входами б и 7 соответственно.Схема сравнения операндов 8 содержит схему И 4 б, один из входов которой связан со входом схемы И 47 и служит входом 9, а другой - входом 10. Второй вход схемы И 47 служит входом 11, Выход схемы И 4 б связан со входом установки О триггера 48 и с одним из входом схемы И 49, Выход схемы И 47 связан с другим входом схемы И 49 и через схему ИЛИ 50 - со входом установки 1 триггера 48. Другой вход схемы ИЛИ 50 связан со входом б схемы формирования сигналов переноса 5 и клеммой 51 нулевого входа триггера 44. Выходы триггера 48 и схемы И 49 связаны со входами 45 и 7 схемы формирователя сигналов переноса.Устройство работает следующим образом.Преобразователь 1 служит для преобразования числа В (при сложении) и дополнения числа В до десяти (при вычитании) в пачку импульсов. Фазо-импульсная ячейка памяти 3 служит для хранения результата суммирования.Схема сравнения операндов 8 служит для определения равенства чисел А и В или какое из чисел больше. На динамический вход 31 фазо-импульсной ячейки памяти 3 через схему ИЛИ 30 подается число А (0(А(9), прибавляется число В (0(В(9). На единичный вход триггера 21 через схему ИЛИ 20 и схему И 18 поступают импульсы с фазой числа В, а на нулевой вход - через схему ИЛИ 14 и схе 5 10 15 20 25 зо 35 40 45 50 55 60 65 му И 12 поступают нулевые опорные импульсы.Таким образом, на входе схемы И 22 цифра представлена длительностью импульса,При наличии строб-импульса сложения навходе схемы И 22, поступающем по шине17 схемы ИЛИ 23, с выхода 2 схемы И 22выдаются импульсы, число которых соответствует длительности импульса на входе схемыИ 22 и которые поступают через схемуИЛИ 25 на счетный вход 28 фазо-импульсного элемента памяти 29.Процесс сложения происходит в фазо-импульсной ячейке памяти 3, С выхода 4 фазоимпульсной ячейки памяти импульсы поступают на счетный вход триггера ЗЗ (триггерслужит для анализа наличия переноса). Онустанавливается в нулевое положение импульсами, частота которых в два раза меньше частоты нулевых опорных импульсов.Если А+В(10, то за интервал времени отустановки триггера 33 в нуль до опорного нулевого импульса с выхода фаза-импульсногоэлемента памяти 29 выйдет один импульс, который поступает на счетный вход 4 триггера 33.Триггер 33 устанавливается в единичное состояние и выдает запрещающий потенциал,который поступает с выхода триггера на первый входсхемы И 34. На второй вход (клемму) 37 схемы И 34 поступают импульсы опроса с частотой в два раза меньшей частотынулевых опорных импульсов и сдвинутых наполтакта счетных тактовых импульсов относительно опорной нулевой частоты. На выходесхемы И 34 и выходе (клемме) Зб схемыИ 35 импульса переноса не будет,Если А+В)10, то за интервал времени отустановки триггера ЗЗ в нулевое состояние доопорного нулевого импульса с выхода фазоимпульсной ячейки памяти выйдет два импульса, которые поступают на счетный входтриггера 33. Первый импульс установит триггер в единичное состояние, а второй импульсвозвратит его в нулевое состояние, С выходатриггера 33 выдается разрешающий потенциал, поступающий на первый вход схемыИ 34. При поступлении на второй вход(клемму) 37 схемы И 34 импульса опросас выхода схемы И 34 и выхода схемыИЛИ 35 выдается импульс переноса.При вычитании сумматор работает следующим образом.На динамический вход 11 фазо-импульсногоэлемента памяти 29 через схему ИЛИ 30подается число А и отнимается число В. Наединичный вход триггера 21 через схемуИЛИ 20 и схему И 1 б поступают нулевыеопорные импульсы, а на нулевой вход черезсхему ИЛИ 14 и схему И 13 поступаютимпульсы с фазой числа В.Таким образом, на первом входе схемы И22 цифра (дополнение числа В до десяти)представлена длительностью импульса. Приналичии строб-импульса вычитания на второмвходе схемы И 22, поступающим по шине 19 схемы ИЛИ 23, с выхода схемы И 22 выдаются импульсы, число которых соответствует длительности импульса на первом входе схемы И 22 и которые поступают на счетный вход 28 фазо-импульсного элемента памяти 29.Процесс сложения числа А с дополнением числа В до десяти происходит в фазо-импульсном элементе памяти,Если А)В, то при наличии стробимпульса сравнения, поступающего на первые входы 9 схем И 4 б и 47, с выхода триггера 48 выдается запирающий потенциал. Признак переноса с выхода (клеммы) 41 схемы ИЛИ 40 в последующий разряд нв поступает. Импульсы переноса с выхода схемы И 38 и с выхода (клеммы) 3 б схемы ИЛИ 35 не выдаются,Если А(В, то при наличии строб-импульса сравнения с выхода триггера 48 выдается разрешающий потенциал, С выхода (клеммы) 41 схемы ИЛИ 40 в последующий разряд поступает признак переноса. При наличии строб- импульса переноса на выходе (клемме) 39 схемы И 38 на вход схемы ИЛИ 35 поступают девять импульсов, которые устанавливают в последующем разряде на число единиц меньше того, которое там хранилось.Если А=В, то при наличии стробимпульса сравнения с выхода триггера 48 выдается запрещающий потенциал. Схема И 49 срабатывает и устанавливает триггер 44 в единичное состояние.С выхода триггера 44 выдается разрешаю щий потенциал.При наличии признака переноса предыдущего разряда на выходе схемы И 42 она срабатывает и через схему ИЛИ 40 выдает признак переноса в последующий разряд.10 При наличии строб-импульса переноса навходе (клемме) 39 схемы И 38 с выхода схемы ИЛИ 35 выдаются девять импульсов. 15 П редмет изобретенияНакопительный десятичный сумматор, содержащий преобразователь фазо-импульсного представления чисел в число-импульсное, 20 связанный по выходу со входом фазо-импульсной ячейки памяти, выход которой соединен с одним из входов схемы формирования сигналов переноса, отличающийся тем, что, с целью расширения функциональных возможно стей сумматора, в него дополнительно введена схема сравнения операндов, выход которой связан с другим входом схемы формирования сигналов переноса, один из входов схемы сравнения операндов соединен с шиной строб- ЗО импульсов сравнения, а два других - с шинами операндов.365704 27 15 Редактор Е. Семанова Заказ 1622/19 Изд.1104 Тираж 647 Подписное ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Ж-З 5, Раушская наб., д. 4/5 Типография, пр, Сапунова, 2 Составитель В. Белкин Техред Л, Грачева