Устройство для сложения двоично-десятичных

408307 ОПИСАНИЕ Союз Советских Социалистических РеспубликИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт. свидетельства- Заявлено 16,Х 1.1971 ( 1714883/18-24 М, Кл, 6 061 7/50 исоединением заявкиГосударственный комитеСовета Министров СССРво делам иэооретенийи открытий риоритет К 681,325.5(088,8 бликовано 10.Х 11.1973. Бюллетен а опубликовани описания 23.17,1974 вторызобретения Ш. Д. Мебуке, Г, В. Г. С. Лобжа билисский научно-иссле и среКахетелидзе, О. Г. Агдгомелашидзе и 3. И. Генебашвилиовательский институт прибордств автоматизации ли,явитель т оения ТРО О ДЛ ОЖЕНИ ЧИСИзобретение относится к автоматике и вычислительной технике,Известное устройство для десятичного сложения, содержащее последовательно соединенные одноразрядные сумматоры и схемукоррекции, выполненные на параметронах,причем выходы сложения сумматоров подсоединены ко входам схемы коррекции, к которой подключен выход переноса сумматорастаршего разряда, соединенный со входом 1первого входного пар аметрона, связанноговыходом со входом переноса сумматора младшего разряда, не позволяет производить сложение в двоичном коде. 15 устройство отличается от что в него введены второй и параметроны, подключенные оду первого входного паравходы второго и третьего 20 ронов связаны с шиной сигя единицы, а вход второго версно соединен с шиной гнала.расширить функциональные 25 ройства,зображена схема предлагае.для десятичного сложения. держит четыре одноразряд - 4 и схему коррекции 5. 30 Предлагаемое известного тем, третий входные выходами ко вх метрона, причем входных парамет нала добавлени параметрона ин управляющего сиЭто позволяет возможности устНа чертеже и мого устройстваУстройство со ных сумматора 1 ОИЧ НО-ДЕСЯТИЧНЫХ Выход сумматора старшего разряда подсоединен к первому входному параметрону б, соединенному с входом переноса одноразрядного сумматора 1, и одновременно к входу схемы 5, на выходах которой получают результат суммирования.К двум другим входам первого входного параметрона подключены выходы второго и третьего входных параметронов 7 и 8 соответственно. Первые входы параметронов 7 и 8 объединены и подключены к шине 9, на которую поступает управляющий сигнал добавления единицы. Кроме того, вход параметрона 7 соединен с шиной 10 управляющего сигнала, которая, в свою очередь, подключена инверсно к выходу временного дешифратора единичного сигнала, совпадающего по времени с переносом из младшего разряда суммируемых чисел в старший.Устройство работает следующим образом.Сумматор работает в двоично-десятичном коде с избытком 3. При сложении на входы 11 - 14 одноразрядных сумматоров 1 - 4 подается сигнал младшего разряда десятичного числа первого слагаемого, на входы 15 - 18 сигнал младшего разряда второго слагаемого.На выходе схемы коррекции 5 появляется младший разряд суммы. Одновременно сиг. нал переноса со старшего разряда сумматора408307 70 7- ъиз Ъс Составитель И. Горел Техред Л, Богданова едактор Т. Ивано орректоры: Е. Давыдкина и В, ПетроваИзд.309 осударственного по делам из Москва, Ж.35, аказ 847/13ЦНИИП Тираж 647Совета Министров ССоткрытийнаб., д. 4/5 Подписи комитетретенийРаушска ипография, пр. Сапунов 34 через входной параметрон 6 подается на вход переноса сумматора 1. В это же время на входы 11 - 14 и входы 15 - 18 подаются соответственно сигналы вторых разрядов первого и второго слагаемых десятичного числа. Происходит сложение вторых разрядов с одновременным прибавлением переноса с младшего разряда. На выходах 19 - 22 появляется сигнал суммы, а на выходе 23 сумматора 4 - сигнал переноса. Сигналы поступают на схему коррекции, на выходе которой появляется сигнал суммы второго разряда числа и т. д.Во время сложения на шины 10 и 9 подается сигнал О. Так как с шины 10 поступает инвертированный сигнал, то с выхода параметрона 7 выдается сигнал 1, а с выхода параметрона 8 - сигнал О. Сигналы взаимокомпенсируются в параметроне 6 и сигнал переноса поступает на вход 24 сумматора 1. После подачи на входы сумматоров 1 - 4 самого старшего разряда по шине 10 подается сигнал 1 (по шине 9 подается опять О), параметрон 7 выдает сигнал О, и тем самым перенос в параметроне 6 блокируется.Во время операции вычитания на входы 11 - 14 подается сигнал младшего разряда первого числа, а на входы 15 - 18 - сигнал младшего разряда второго числа в обратном коде. Одновременно по шине 9 подается сигнал 1 и через параметроны 7 и 8 на вход параметрона 6 поступает сигнал 1. Тем самым к младшему разряду второго числа прибавляется 1 и переводит его в дополнительный код. После этого по шине 9 подача сигнала 1 прекращается. Дальнейшая работа схемы аналогична операции сложения,Предмет изобретения 10Устройство для сложения двоично-десятичных чисел, содержащее последовательно соединенные одноразрядные сумматоры и схему коррекции, выполненные на параметронах, 15 причем выходы сложения сумматоров подсоединены ко входам схемы коррекции, к которой подключен выход переноса сумматора старшего разряда, соединенный со входом первого входного параметрона, связанного 20 выходом со входом переноса сумматора младшего разряда, отличающееся тем, что, с целью расширения функциональных возможностей путем осуществления операций в дополнительном коде, в него введены второй 25 и третий входные параметроны, подключенные выходами ко входу первого входного параметрона, причем входы второго и третьего входных параметронов связаны с шиной сигнала добавления единицы, а вход второго 30 параметрона инверсно соединен с шиной управляющего сигнала.