Трехвходовый сумматор

(и) 429422 ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(61) Зависимое от авт тельства 1. Кл. 6 0617/50(22) Заявлено 14,08.72 (21) 1820817/18-2 трисоединением заявки Государственный комитет Совета Министров СССР па делам нэооретений и открытий) ТРЕХВХОДОВЫЙ СУММАТО Предлагаемый трехвходовый сумматор относится к логическим устройствам и можетбыть использован для построения комбинационных сумматоров ЦВМ, а также в цепяхаппаратного контроля и управления.Известные устройства подобного типа многокаскадны и задержка прохождения сигнала в них определяется числом последовательно соединенных каскадов.Для повышения быстродействия входыпредложенного сумматора соединены соответственно с попарно соединенными базами информационных транзисторов, коллекторыопорных транзисторов соединены с базамисоответствующих эмиттерных повторителей,причем коллекторы опорных транзисторовпервых трех переключателей тока соединеныс коллекторами информационных транзисторов двух других соответствующих переключателей, а эмиттеры информационных транзисторов трех других переключателей тока подключены к эмиттерам общего трехэмиттерного опорного транзистора.На чертеже представлена принципиальнаясхема сумматора,Она содержи токаПТ - ПТ 6, ка т изопорного и ин оров,причем ПТ 4 - П . Поэтому в них оп енены т шесть переключателеиждый из которых состоиформационного транзистТ 6 соединены по схеме И орные транзисторы зам одним трехэмиттерным транзистором. Четыре эмиттерных повторителя ЭП - ЭП объединены по выходу и подключены к общему нагрузочному резистору. Коллектор первого опор ного транзистора соединен с коллекторамивторого и шестого информационных транзисторов и подключен к входу первого эмиттерного повторителя. Коллектор второго опорного транзистора соединен с коллекторами тре тьего и четвертого информационных транзисторов и подключены к входу второго эмиттерн ого повторителя, Коллектор третьего опорного транзистора соединен с коллекгорами первого и пятого информационных транзи сторов и подключен к входу третьего эмиттерного повторителя. Коллектор трехэмиттерно.го опорного транзистора подключен к вхону четвертого эмиттерного повторителя. Базы первого и четвертого, второго и пятого, треть его и шестого информационных транзисторовсоединены попарно и подключены ко входам сумматора.Работа устройства происходит следующим образом.25 В исходном состоянии, т. с. когда все слагаемые равны нулю (х=у=г=О), открыты все опорные транзисторы и на их коллекторах а следовательно, на выходе схемы уровен потенциала низкий (5=0). Пусть х=1, 30 у=О, г=О. Тогда открыты первый и четверЗаказ 2761/13ЦН Изд.866 Тираж ПИ Государственного комитета Совета по делам изобретений и открыт Москва, )Я 5, Раушская наб., д.624 ПодписноеМинистров СССРй4/5 шография, пр. Сапунова,3тый информационные транзисторы и опорный трехэмиттерный транзистор по двум эмиттерам. Следовательно на входе второго, третьего и четвертого эмиттерных повторителей уровни потенциала низкие, а на входе первого эмиттерного повторителя высокий уровень,Поскольку эмиттерные повторители соединены по схеме: ИЛИ для высокого уровня,то на выходе схемы уровень потенциала высокий (5=1).Пусть теперь х=1, у=1, г=О. Тогда открыты первый, второй, четвертый и шестой информационные транзисторы и многоэмиттерный опорный транзистор по одному эмиттеру. Поэтому на входах всех эмиттерных повторителей, как и на выходе схемы, уровень потенциала низкий (5=0).При х=у=г=1 опорный многоэмиттерный транзистор заперт по всем эмиттерам, Поэтому на его коллекторе, следовательно, на выходе схемы получим высокий уровень потенциала (5=1).Таким образом, схема реализует переключательную функцию5 = хуг /хуг /хуг /хугДиоды, шунтирующие коллекторные рези. сторы, предназначены для ограничения потенциала на коллекторной шине снизу, когда открыты два транзистора или более, подключенных к данной шине. Этим предотвращается прямое смещение коллекторного перехода, а следовательно, насыщение соответствующе го транзистора.Предлагаемая схема является однокаскадной и задержка сигнала в ней равна т 1. Трехвходовый сумматор, содержащий эмиттерные повторители и переключатели тока, состоящие из информационного и опорного 15 транзисторов с резистором в эмиттерной цепи,отличающийся тем, что, с целью повышения быстродействия, входы сумматора соединены соответственно с попарно соединенными базами информационных транзисторов, 20 коллекторы опорных транзисторов соединеныс базами соответствующих эмиттерных повторителей, причем коллекторы опорных транзисторов первых трех переключателей тока соединены с коллекторами информационных 25 транзисторов двух других соответствующихпереключателей, а эмиттеры информационных транзисторов трех других переключателей тока подключены к эмиттерам общего трехэмиттерного опорного транзистора.