Параллельный накапливающий сумматор

Союэ Советских Социалистических Республик.Ч 1,1970 ( 1457322/18-24) висим о М, Кл. б 061 7/5 явлено риоритет Комитет по делам изобретений и открытийОпубликовано 23,111,1973. Бюлл Дата опубликования описания 4 тень16 УДК 681.325,54(088.8) ри Совете Министра СССР1.197 Авторы изобретени Заявитель Н, П. Вашкеви Голованов и Н. Н. Конн зенский политехнический институт ПАРАЛЛЕЛЬНЬ Й НАКАПЛИВАЮЩИЙ СУММА с присоединением заявкиИзобретение относится к области вычислительной техники и предназначено для суммирования двоичных чисел.Известен параллельный накапливающий сумматор, содержащий в каждом разряде счетный триггер регистра суммы, входные элементы И, вентили переноса и схему не- равнозначности,Предложенное устройство отличается тем, что единичный и нулевой выходы регистра переноса соединены через соответствующие элементы И схемы передачи переноса с нулевым и единичным входами регистра полной суммы соответственно.Это позволяет упростить устройство при его реализации на потенциальных элементах.Блок-схема предложенного устройства показана на чертеже.Устройство содержит регистр 1 полной суммы, регистр 2 переноса шины 3 и 4 подачи прямого (Хт) и обратного (Х;) кода первого слагаемого, шины б и б подачи прямого (У;) и обратного (У;) кода второго слагаемого, выходные шины 7 и 8 прямого (Я;) и обратного (5;) кода суммы, входные шины 9 и 10 сквозного переноса из младшего, ( - 1) -го разряда (Р,и Р;соответственно), входные шины 11 и 12 подачи сигналов с выходов регистра переноса младшего (т - 1)-го разряда,схему формирования прямого значения переноса на элементах ИЛИ 13 и И 14 - 1 б, схему формирования инверсного значения пе реноса на элементах ИЛИ 17 и И 18 - 20, выходные шины 21 и 22 сквозного переноса в старший (т+1)-й разряд, элементы Й 23 и 24 схемы передачи переноса, входные элементы ИЛИ 25 и И 2 б и 27, выходные шины 28 и 29 регистра переноса, шины 30 и 31 сигналов блокировки.Первое слагаемое подается в устройство по шинам 3 и 4, Второе слагаемое либо уже записано в регистре 1 (т. е. является результатом предыдущей операции), либо заносится в регистр по шинам б и б.Устройство работает следующим образом.Первый такт работы начинается с подачи по шине 30 единичного сигнала блокировки, открывающего элементы И 14 - 1 б и 18 - 20; на шине 31 в это время присутствует нулевой потенциал, запирающий элементы И 23 и 24.На выходах элементов ИЛИ 13 и 17 формируются соответственно сигналыР; = т 1 т / Р-1 Р-Р, =ХГ; ,1 ХР т /ТЖ - т, - прямой и обратный коды переноса в старший (т+1)й- разряд; перенос передается по шинам 21 и 22 дальше по схеме сквозного пе375646 д 1 о: - Р, (Х 1 Р/ Х,Р 1) или суо- = Р(ХсР 1 / Х,Рс 1),20 переключающие регистр 1 соответственно, или из единичного состояния в нулевое, или из нулевого - в единичное. На входы регистра 1 сигналы, подтверждающие его состояния, не подаются.25Через время тр+тна шинах 28 и 29 появляется прямой 5; и обратный 5; коды суммы.Полное время сложения в и-разрядном сумматоре равно 307 сл - ф(ти+ или) + 2 рег+ и Предмет изобретения Составитель В. Игнатущенко едактор И. Грузова Техред Т. Курилко Корректоры: Н. Аук и Г. ЗапорожецЗаказ 2100/2 Изд.1606 Тираж 647ЦНИИПИ Комитета по делам изобретений и открытий при СовеМосква, Ж, Раушская наб., д. 45 ПодписноМинистров ССС пография, пр. Сапунова реноса и поступает также на входы регистра 2.Через время, равное л (ти +тили ) +трет (Ти тини Трет ВрЕМя ПЕрЕКлЮЧЕНИя СООТ- ветствующих элементов, а а - число разрядов в сумматоре), на шину 30 подается нулевой, а на шину 31 - единичный управляющие сигналы; тем самым блокируется возможность поступления на входы регистра 2 сигналов, изменяющих его состояние, но разрешается переключение регистра 1. Начинается второй такт сложения.На выходах элементов И 24, 23 устанавливаются сигналы Параллельный накапливающи содержащий регистр переноса, нулевой входы которого соедине ми схем формирования прямого значения переноса соответственн из указанных схем выполнена на тах И, выходы которых соедин ми элемента ИЛИ, причем в формирования прямого (инвер ния переноса соединены с един й сумматор, единичный и ны с выхода- и инверсного о, а каждая трех элеменены с входа- ходы схемы сного) значеичным (нулевым) выходом регистра полной суммы, еди.ничный и нулевой входы которого соединены с выходами соответствующих элементов И схемы передачи переноса, входы которых соединены с шиной сигнала блокировки и с выходом входного элемента ИЛИ, входы которого соединены с выходами входных элементов И, отличающийся тем, что, с целью упрощения устройства при его реализации на 10 потенциальных элементах, единичный и нулевой выходы регистра переноса соединены через соответствующие элементы И схемы передачи переноса с нулевым и единичным входами регистра полной суммы соответственно, 15