415660

ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВКДЕТЕЛЬСТВУСоюз СоветскихСоциалистическихРеспублик Зависимое от авт. свидетельства 3,г. Заявлено 10.Ч 11,1972 ( 1810569/18-24)с присоединением заявки М М, Кл. С 06 7/385 ПриоритетОпубликовано Государственный комитет Совета Министров СССР оа делам изаоретений н открытий5.11.1974. Бюллетень УДК 681.325.55(08 Дата опубликования описания 20.Ч 1.19 Авторыизобретени А, П. Войтер, В. И, Корнейчук, В. П. Тарасенко и Б, П, ХижинскийЗаявител Киевский ордена Ленина политехнический институтм. 50-летия Великой Октябрьской социалистическойреволюции ТРОЙСТВО ДЛЯ СУММИРОВАН Предлагаемое изобретение относится к об ласти вычислительной техники и может быть использовано в цифровых вычислительных машинах повышенной надежности.Известно устройство для суммирования, содержащее регистры первого и второго операндов, регистр результата, т-разрядный сумматор, выходы каждых Й разрядов которого соединены со схемой контроля, и схему управления.Известное устройство имеет недостаточно высокую надежность работы.В предложенное устройство введены коммутатор операндов, первый и второй входы которого соединены соответственно с выходами регистров первого и второго операндов, третий вход - с первым выходом схемы управления, а выход - с информационными входами сумматора, Вход регистра отказов соединен с выходом схемы контроля, а выход - со входом схемы управления. Первый вход коммутатора результата соединен с выходами сумматора, а второй вход - со вторым выходом схемы управления, третий выход которой подключен к управляющим входам каждой группы из lг разрядов сумматора.На чертеже представлена блок-схема предлагаемого устройства.Предлагаемое устройство для суммирования состоит из комбинационного сумматора 1 на гг разрядов, разделенного на пг узлов 2 по 7: разрядов так, что тИ=гг. Выходы узлов подключены ко входам коммутатора результата 3 и ко входам схемы контроля 4, выходы которой соединены со входами регистра отказов 5. Выходы этого регистра связаны со входамп схемы управления 6. Ко входам коммутатора 7 операндов подключены выходы регистров операндов 8 и 9 и выходы схемы управления.10 Выходы коммутатора 7 соединены со входамиузлов, к которым также подключены другие выходы схемы управления. Кроме того, еще одна группа выходов схемы управления связана со входами коммутатора результата 3, 15 выходы которого подключены, в свою очередь,ко входам регистра результата 10.При исправности всех разрядов комбинационного сумматора 1 на вы; одах схемы контроля 4 сигнал ошибки не возникает и в ре гистре отказов 5 записывается код, под действием которого схема управления 6 обеспечивает работу суммирующего блока в обычном режиме, т. е. в режиме работы известного устройства для суммирования. При выходе из 25 строя одного нлн нескольких разрядов сумматора схема контроля выдает на регистр о 1 казов 5 код, указывающий те узлы 2 комбинационного сумматора 1, в которых произопгли отказы. По этому коду схема управления 6 30 отключает узлы с отказавшими разрядами(отключение происходит даже в случае отказа одного разряда).Предположим, что отказялн разряды вузлах (Р(т). Тогда схема управления откл 1 очит эти узлы, я из оставшихся исправных (т - 1) узлов скоммутирует сумматор ня (т - г) А разрядов (коммутация сводится к замыканию цепочки переноса). Чтобы рсзультат при это;,1 получался с точностью до гг-го двоичного разряда, суммйрование производится в несколько тактов.В первом такте схема управлегия выдает ня коммутатор операндов 7 код, согласно которому этот коммута;р подключит ко входам (т - ) г разрядного сумматора (т - ) гг младших разрядов регистров операндов, и зятем схема упряВле 1 ия Выдает коа 1 аиду ня счожение, Под воздействием сигнала нз схе ы управления коммутатор результата передаст полученную сумму в (т - И младших разрядов регистра результата 10. Если в первом такте возникнет единица перенося из (т - 1)7 г разряда, то она подастся во втором такте в ПЕРВЫН РЯЗРЯД СУММатОРЯ,Во втором такте схема управления подключает ко входам сумматора разряды регистров операндов, начиная с (ггг - 1)й+ 1 и до 2 (т - 1)Й-ГО Вкл 10 чительно. Схеггя уггрявлсния 6 во втором такте выдает управляющий сигнал иа когмугятор резул 1 ггятя 3, котор. подключает выходы су.вмятина к разряд;м регистра резулгт;1 та 10, нянин; я с,ггг - г)г", + 1 и до 2(ггг - Ц,г:-го ик 1 очнтсл:ио. 1 я этом;щкянчинается второй такт. и если ири этом по.- никла единица перенос из (пг - г)гг-го ряда, то она в следуюпгем тяк.с поступи 0,1 вход первого разряда сумматора и т. д. до тех пор, пока не просуммируются все разряды слагаемых. Число тактов при этом составляет5 Таким образом, дан;е в наихудшем случае - 10 выходе из строя (т - 1) -го узла - суммируюгций блок работает с постоянной точностьо,рявгюй н двоичным разрядам. Устройсгво для суммирования, содержащеерегистры первого и второго операндов, регистр результата, ггг-разрядный сумматор, вы ходы каждых Й разрядов которого соединенысо схемой контроля, и схему управления, отличающееся;см, что, с целью повышения надежности, в него введены коммутатор операндов, первый и второй входы которого 25 соединены соответственно с выходами регистров первого и второго операндов, третий Вход - с первым выходом схемы управления, а вьход - с информационными входами сумматора; регистр отказов, вход которого соеди- ЗЭ нсн с Выходом схемы контроля, а выход - совходом схемы управления; и коммутатор реву,ьтта, первый вход которого соединен с В:ходами суп.х 1 Оря, я второй Вхо; - со вторым выходом схемы управления, третий вы ход котОр 01 ВОДк.ООн и упрявля 101 цнл 1 Входам каждой группы из /г разрядов сумзгатора.