Устройство для умножения матриц
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 16 6 А 1 19) 51) Р 15 347 ТЕТЫТИЯМ ГОСУДАРСТВЕННЫЙ НОПО ИЗОБРЕТЕНИЯМ И ОТНПРИ ГННТ СССР И ОБР ИСА х,а,х ПЕЛЬСТ АВТОРСКОМУ СВИ УМ СТВ юл.18 сследоват ных вычис ом радиоте Калмыкова бенев, А, КШ и Е. Г. Ушако 8) тение относится к и может быть ированных вычис умножения ма является повыш ри одновременно х затрат. Цель д ратнои матрице дулей (р - раз матриц) сдвиг сумм происходят дого такта. 2 ил.вычиглитедьиспользовано ительных мариц Це чью ение быстросокращении тигается тем, рхр вычисли рность перевычисление асинхронно в ельскии литель хниче институт ых системком инстив 0 т. 72, 1984,идетельство ССС 6 06 г 15/347, 1 х х Свых = Свх +авхВвхИзобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных машинах для умножения квадратных рхр матриц.Цель изобретения - повышение быстродействия при одновременном сокращении аппаратурных затрат.На фиг. 1 приведена структурная схема устройства для р=3; на фиг. 2 - пример выполнения вычислительного модуля.Устройство (фиг. ) содержит первую 1, третью 2 и вторую 3 группы информационных входов, микровход 4, группу выходов, матрицу рхр вычислительных модулей 5. Каждый вычислительный модуль содержит регистр 6, умножитель 7 и сумматор 8.В основу работы устройства положен способ вычисления матрицы - результата с по реккуррентному соотношению:К К сц=с+а;явь Ц,1=1,р,ия на первом, втотретьем соответо информационныхвычислительного я на -м такте вычисгде а лементы перемножаемых матК няетждыи вы едующу авых = авх(56) ТИИЭР.Авторское с1363247, кл,слительный модуль выпофункцию: 54) УСТРМАТРИЦ57) Изобреой техникеспециализшинах длязобретенияействия пппаратурнто в квадельных момножаемыхастичныхечение каж в в вгдеа-, свх и в - значенром иственнвходахмодуллений;а ых и сьых - значения на первом и втором соответственно выходах вычислительного модуля на -м такте вычислении.Последовательность подачи элементов перемножаемых матриц и считывания матрицы-результата показана на фиг. 1. На информационные входы 3 второй группы подаются нулевые значения, на информационные входы первой и третьей групп - элементы матриц А и В.Особенностью функционирования устройства является суммирование частных произведений а в без сдвига накапливаемых сумм с,"; на очередном такте.формула изобретения Устроиство для умножения матриц, соержащее р вычислительных модулей, ор1649126 вхЧЙвых =Двх зганизованных в виде матрицы (р - размерность перемножаемых матриц) вычислительных модулей, причем первый информационный вход (1,) -го вычислительного модуля и второй информационный вход (,1)-го вычислительного модуля являются -ми информационными входами соответственно первой и второй групп (=1,Р) устройства, первый выход (к,)-го вычислительного модуля (1=1,р - ) подключен к первому информационному входу (1+1,) -го вычислительного модуля, второй выход (,Й) -го вычислительного модуля подключен к второму информационному входу (,Й+ +1) -го вычислительного модуля, вторые выходы (,р)-х вычислительных модулей образуют группу выходов устройства, синхровход которого подключен к синхровходам всех вычислительных модулей, отличающееся тем, что, с целью повышения быстродействия при одновременном сокращении апrа 2 1 ЯЯ ратурных затрат, 1-й информационный вход третьей группы устройства (1=1,р) подключен к третьим информационным входам (Ц)-х вычислительных модулей, каждый из которых выполнен с возможностью реализации функции АСвых = Свх +Двхух,хС ы ы 10 где а х, о. и в- - значения соответственно на первом, втором и третьем информационных входах вычислительного модуля на а-м такте вычислений; 15ф. а ых и а . - значения соответственно на первом и втором выходах вычислительного модуля на я-м такте вычисления. атаки ХгпаквЪпаквСщакабеаквСоставитель К. КухаренкоРедактор А. Маковская Техред А. Кравчук Корректор Л. ПатайЗаказ 1506 Тираж 419 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж - 35, Раушская наб д, 4/5Производственно-издательский комбинат Патент, г, Ужгород, ул. Гагарина, 101
СмотретьЗаявка
4691138, 16.05.1989
НАУЧНО-ИССЛЕДОВАТЕЛЬСКИЙ ИНСТИТУТ МНОГОПРОЦЕССОРНЫХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ ПРИ ТАГАНРОГСКОМ РАДИОТЕХНИЧЕСКОМ ИНСТИТУТЕ ИМ. В. Д. КАЛМЫКОВА
ЛОЗБЕНЕВ ВЛАДИМИР ЮРЬЕВИЧ, ШИЛОВ АЛЕКСАНДР КИМОВИЧ, ГОРБУНОВ СЕРГЕЙ ПЕТРОВИЧ, УШАКОВ ЕВГЕНИЙ ГЕННАДЬЕВИЧ
МПК / Метки
МПК: G06F 15/347
Опубликовано: 15.05.1991
Код ссылки
<a href="https://patents.su/3-1649126-ustrojjstvo-dlya-umnozheniya-matric.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для умножения матриц</a>
Устройство для синхронизации модулей вычислительной системы
Номер патента: 1442985
Опубликовано: 07.12.1988
Авторы: Розенблюм, Федорова, Яковлев, Яценко
МПК: G06F 1/04, G06F 13/00
Метки: вычислительной, модулей, синхронизации, системы
...И-ИЛИ-НЕ 13-1 (для д1 2, 3; 13, 2, 1 соответственно) переходит из в О"., вызывая переключение элемента НЕ 14-1 нз "О" в "1".314Однако, так как выход элемента НЕ14-1 подключен к шинепо и;оводному ИЛИ, шинапереходит в состояниевысокого потенциала "1" лишь в результате срабатывания из "0" в "1 цэлементов НЕ 14-1 во всех остальныхблоках устройства; В о т на переход шиныв "0" происходит переключение выхода 10- 1 :.оммутатор 9 лз"О" в "1", после чего элсмен И-ЧЕ12-1 переключается в ,"Г , теь. самымвыдавая сигнал запроса модуля ча вы"полнение 1-й операции, После ее выполнения модуль 6 ьфддает сигнал ответа путем переключения своего выхода 8- из "1" в 0", что вызываетпереход элеме.".а Р -ЛИ-НЕ 13-х из , "0" в "1", а затем элемента НЕ...
Микропрограммное устройство управления модуля вычислительной системы
Номер патента: 1034037
Опубликовано: 07.08.1983
Авторы: Благодарный, Тимонькин, Харченко
МПК: G06F 9/22
Метки: вычислительной, микропрограммное, модуля, системы
...изобретения состоит в 5повышении достоверности и надежностифункционирования микропрограммногоустройства управления путем уменьшения числа выводов в каждоМ модулеО. на величину 10дй= 2 (.К-Ы Н- ),где К - количество разрядов адресаочередной адресной микрокоманды,передаваемого с модуля О, на модульО при передаче управленйя между ними;Н - число модулей вычислительнойсистемы и организация контроля переда-"чи управления по фиксированному адресу от микропрограммного устройства 20управления модуля О,) к микрапрограммному устройству управления модуля Овычислительной системы. Адресные микрокоманды, считывае мые из блока памяти адресных микро- команд, состоят из следующих полей:первое поле - поле кода номера моду.- ля,к которому необходимо...
Микропрограммное устройство управления модуля вычислительной системы
Номер патента: 1108447
Опубликовано: 15.08.1984
Авторы: Барбаш, Мельников, Тимонькин, Ткаченко, Харченко
МПК: G06F 9/22
Метки: вычислительной, микропрограммное, модуля, системы
...И второй и (М+М)-й групп,выходы дешифратора соединены с вторымивходами элементов И второй группы,выходы которых являются вторымиинформационными выходами устройства. 5 10 15 20 При этом блок выборки адресныхмикрокоманд содержит группу элементов ИЛИ, группу сумматоров по модулю два, регистр адреса, дешифратор адреса, узел памятиадресныхмикрокоманд, элемент задержки, причемвыходы элементов ИЛИ группы соединены с информационнМм входом регистра адреса и первыми входами сумматоров по модулю два группы, выходыкоторых соединены с информационнымвходом регистра адреса, информационный выход которого соединен с30входом дешифратора адреса, выходкоторого соединен с адресным входомузла памяти адресных микрокоманд,выход адреса операционных...
Устройство для сопряжения модулей вычислительной системы с общей шиной
Номер патента: 1179357
Опубликовано: 15.09.1985
Авторы: Галуза, Цуканов, Яркова
МПК: G06F 13/00
Метки: вычислительной, модулей, общей, системы, сопряжения, шиной
...одна из операций разделенного режима (" Чтение" или "Запись") или совмещенная операция"Чтение - запись".В разделенном режиме по шинеАД 19 от ведущего модуля (процессора) передается адрес выбираемогомодуля одновременно с сигналом полинии ОБМ 21, По переднему фронту 30сигчала ОБМ одновибратором 3 формируется одиночный импульс, длительность которого должна быть равнойустановленному дисциплиной обменапо магистрали МПИ времени передачи З 5адреса. При сравнении адреса, находящегося на шине АД 19, с собственным адресом, находящимся. на входезадания адреса 20 устройства, посигналу с выхода блока 1 сравнения 40и сформированному одновибратором 3одиночному импульсу через элементИ 11 устанавливается триггер 8,Сигнал с выхода этого триггера...
Многоканальное устройство для обмена данными между модулями вычислительной системы
Номер патента: 1810891
Опубликовано: 23.04.1993
МПК: G06F 13/14
Метки: вычислительной, данными, между, многоканальное, модулями, обмена, системы
...сигналов "чтение памяти" или "запись памяти" только на выходе 00 блока 31 появится лог."0", инициирующий процедуру обращения. После выполнения процедуры обращения от первой ВС формируется лог."0" на выходе 01 блока 15 и инициируется процедура обращения от второй ВС.Аналогично решается конфликт ВС прииных комбинациях временных положений (совмещений) процедур обращений,Весь возможный набор решений конфликтов вложен в блок 15.Формула изобретенияМногоканальное устройство для обменаданными между модулями вычислительной системы, содержащее с первого по третий элементы И, с первого по третий дешифраторы и блок оперативной памяти, о тл ич а ющ е, е с я тем, что, с целью повышения быстродействия, оно содержит с четвертого по шестой элементы И, с...