G06F 15/332 — G06F 15/332

Номер патента: 877555

Опубликовано: 30.10.1981

Авторы: Немшилов, Титов

МПК: G06F 15/332

Метки: быстрого, выполнения, преобразования, фурье

...последовательности предварительной итерации до счетчик адресовустанавливается в состояние Оф. Сигнал0 с выхода Эо,поступая на входные по 55 4гические схемы всех разрядов счетчика,запрещает прохождение обратного переноса и разрешает прохождение прямого переноса (в сторону старших разрядов), вкпючая циклический перенос из ь -го разрядав 1 й,При передаче в блок ОП кода адресадня чтения операнда поступает сигнал опв.бъ)"й разряд счетчика адресов. Сигнал Спри передаче второго адреса серии вычитает единицу из адреса.Йоспедовательность адресов на другихитерациях преобразования д- Р, анапогична поспедоватепьности из итерации Э, но01все коды адресов и соответствии с правипом сдвига циклически сдвигаются (например, дпя Э- на разряд вправо, дпя...

Номер патента: 1124323

Опубликовано: 15.11.1984

Авторы: Баранов, Древс, Казанский

МПК: G06F 15/332

Метки: быстрого, вычисления, преобразования, фурье

...методическая погрешность вычислений. Более того, применение эффективного по быстродействию сглаживания в частотной области результатов упрощенных алгоритмов БПФ позволяет значитель 35 но повысить методическую точность .вычисления спектра упрощенными методами и, тем самым, определяют рацио- нальность применения упрощенных алл 40 горитмов с параметром ж =и/2 (вместо 4=1/4) с учетом затрат аппаратуры и быстродействия.Цель изобретения - упрощение устройства и повышение его быстродейст Вия еПоставленная цель достигаетсятем, что в устройстве для вычисления БПФ, содержащем два коммутатора, два арифметических блока, блок памяти 50 и блок управления, еостоящий из тактового генератора, счетчика циклов, счетчика итераций и двух дешифраторов,...

Номер патента: 1249533

Опубликовано: 07.08.1986

Авторы: Евсеев, Назаренко

МПК: G06F 15/332

Метки: быстрого, преобразования, процессор, фурье

...и вычитатель, выход которого подключен к первому информационному входу входного коммутатора, первыйвыход которого подключен к входуэлемента задержки, выход которогоподключен к первому информационномувходу выходного коммутатора, первыйвыход которого подключен к первомувходу вычитателя и первому входу сумматора, выход которого подключенк второму информационному входу выходного коммутатора, второй вход выУстройство работает следующим образом,На каждый очередной входной отсчед устройство выдает выходной отсчет, при этом операции, выполняемые устройством, однозначно определяются счетчиком 11, работающим синхронно с входными отсчетами. Все операции производятся над комплексными числами, каждый каскад выполняет базовую операцию, описываемую...

Номер патента: 1427386

Опубликовано: 30.09.1988

Авторы: Каневский, Куц, Логинова, Самофалова

МПК: G06F 15/332

Метки: вычисления, скользящего, спектра

...и а, принимаются в умножисуммирования в сумматоре 12 х,(К) х тель 7, произведение х,(К) Л, - в ре - х а,+ Ьх (К) записан в регистр 13, 30 гистр 13, в сумматоре 12 (управляющий у (К) - у(К) и д,принимаются в ум- выход 18 - О) вычисляется х,(К)с 1+ ножитель 7, в котором вычисляется + х (К)аг из блока 8 памяти поступапроизведение 8 у(К) - у(К), в сум- ет коэффициент маторе 12 вычисляется х,(К)а, + В седьмом такте состояние счетчи+ х (К)Ъ,фд, Гу(К) - фК)1 и поступа- Зб ка 26 тактов - 000, счетчика 27 опеет на вход регистров 13 и 11, иэ раций - 0001, из узла 30 постоянблока 8 памяти на вход умножителя 7 ной памяти считывается код 0 на уппоступает коэффициент Й на выходе равляющий вход сумматора 31, на млад-0. шие разряды - код 01 и работа...

Номер патента: 1462354

Опубликовано: 28.02.1989

Авторы: Демиденко, Кончак, Куновский, Чеголин

МПК: G06F 15/332

Метки: быстрого, действительного, преобразования, фурье

...На счетчике 4 по сигналу синхронизатора 1 формируется код адреса второго операнда, являющегося (х + М/2)-м входным отсчетом. С выхода блока 8 оперативной памяти , значение операнда поступает на входной регистр 7 и фиксируется в нем, Отсюда цифровой код попадает на входы мультиплексоров 10 и 11. На управляющие входы последних с синхронизатора623544 51 О 15 40 45 50 55 20 25 ЗО 35 1 поступает сигнал, вызывающий передачу этой информации на входы первого 12 и второго 13 сумматоров. Сумматор 12 осуществляет сложение операндов, поступающих на его входы, а сумматор 13 - вычитание. второго операнда изпервого. С выходов сумматоров 12 и 13 результаты поступают соответственно на входы мультиплексора 14,По сигналам с синхронизатора 1 этиданные...

Номер патента: 1619297

Опубликовано: 07.01.1991

Авторы: Куприянова, Смирнова, Хазанович

МПК: G01R 23/00, G06F 15/332

Метки: анализатор, сигнала, цифровой

...1блока 18 поступает н виде величины2 112Г(1)= (, Г 1(Сна один из вхое ее 1дов делителя 12, на другой вход кото" рого подаются с выхода блока 14 памяти отсчеты Г 1р.еГ(Г) Их ноРМнрОВаННЫЕ ЗНаЧЕНИя Е,1 (Гу):Г 1 е 1)= Ч 1 записываются в блок 11 памяти, где образуют первую ортонормированную Аункцию базисной системы из Я значений Ч 1(С 1)ф(С 1), после чего заверщяется нулевой цикл работы устройства.В следующем первом цикле работы (Аиг,3) устрой тво Аормирут ортонор" миронанные Аункции, начиная с второй: (2 (Ср)Щ 1(р), причем для каждой иэ них определяется набор изЮ значений: ,(с 1),., (с 1), 12,е.е,Йе И соответствии с этим устройство производит пословную обработ 40 ку этих значенийе Записанные в блоке 3 о" счеты Е 1(й) подаются на один из...

Номер патента: 1619298

Опубликовано: 07.01.1991

Авторы: Гнатив, Ширмовский

МПК: G06F 15/332

Метки: интервале, ортогонального, преобразования, сигналов, скользящем, уолшу, цифровых

...и вь)водятся на выход коммутатора 3 группы сумма и разность, разность и сум"1ма 2 , пар отсчетов, состоящих из пер -вых 21 отсчетов из предыдущей входной последовательности.С выхода (к)-го коммутатора 3группы данные поступают ня второйвход сумматора-вычитятеля 21 группыи на информационный вход регистра 1 КК группы с тактовой частотой 2 Г ,К-где задерживаются на 4 тактов, Втечение каждого такта работы регистра1группы, управляемого тактовым сиг -налом "7" с второго тактового входаустройства, в .нечетные такты черезкоммутатор 3 К группы в регистр 4заносятся суммы, представляющие собой коэАфициенты х (1) преобразования с нечетными номерами, упорядочен -ные по четным Аункциям Уолыа от г(ервой последовательности х(1) -х(И),а через...

Номер патента: 1619299

Опубликовано: 07.01.1991

Авторы: Каневский, Корчев, Поваренко, Филимонов

МПК: G06F 15/332

Метки: вычисления, двумерного, дискретного, преобразования, фурье

...олей значения И ц Я, соответственно. На вьходах умцожцтелей 20.1 и20,2 значения У ," и У, И соотнетст,о 2 овенно. На выходах сумматопов 22.1и 22,2 значения УИи УМэ+ УттэОО 2соответственно. В регистрах 23.1.1,23,1,2, 23,1,3, 23,1,4 значения Уо 4,У 1 т., УЫ, УЫэ соответственно. Во 2регистре 23.2,1 значение У Уэ + УоИэ.Тринадцатый такт. На входе 16 нулевое значение. Состояние триггеров17,1-17.3 соотнетстнует предыдущему2такту. На входе значение Уэ, В регистрах 19.1.2, 19.1,2, 19.1.3, 19.1.4значения У, У, У , У э соответственно. В регистрах 19.2.1, 19.2.2,19.2,3 значения У , У У соотнетст 2 2венно. На входах 21.1 ц 21,2 умножителей значения Ы эи У з соответственно. На выходах умножителей 20.1 и10 2020.2 значения У и У Исоответст 2венно. На...

Номер патента: 1619300

Опубликовано: 07.01.1991

Авторы: Корчев, Поваренко

МПК: G06F 15/332

Метки: быстрого, вычисления, преобразования, фурье

...диаграммах показан результат У4 (где- номер итерации, 1 - номер операнда), записываемый в соответствующих блоках 5-10 памяти.Первый таку (фиг.4). На первом входе А арифметического блока 3 значение Хо, на втором - Хб, На выходе блока 3 значение У на входах весового коэффициента блока 3 установлено значение соответствующего поворачивающего множителя, которое поступает с соответствующих выходов блока 11 постоянной памяти.Второй такт (фиг,5). На входах А и В арифметического блока не меняется.Значение У, записано в первый регистр блока 9 памяти,Третий такт (фиг,6). На входах А и В блока 3 значения Х и Х соотственно. Записьинформации йроисхсдит последовательно в блок 9 памяти. На входах весового коэффициента блока 3 следующее значение...

Номер патента: 1619301

Опубликовано: 07.01.1991

Авторы: Руденко, Товстюк, Шимко

МПК: G06F 15/332

Метки: адресов, быстрого, выполнении, преобразования, формирования, фурье

...Лог.О", Этим заканчивается режим ввода данных.Уровнем "Лог.1" с выхода первого разряда счетчика 1 итераций к входу К-го мультиплексора 31 подключен его вход, соединенный с входом устройства, а уровнем "Лог.О" с выходов остальных разрядов счетчика 1 итераций к выходам мультиплексоров 3-31, подключены их входы, соединенные с выходами предыдущих триггеров 4 к, ;41-4,.Таким образом, выход К-го триг-, гера 4являетсявьгходом первого разряда. адреса, выход первого триггера 4- выходом второго разряда адреса, а выход (К)-го триггера 4- выходом К-го разряда адреса.3Такой порядок следования разрядов адреса соответствует режиму адресации при выполнении первой итерации БПФ. После того, как на вход устрой-. ства поступают еще 2 входных...

Номер патента: 1621043

Опубликовано: 15.01.1991

Авторы: Кухарев, Новоселов, Тропченко

МПК: G06F 15/332

Метки: вычисления, дискретного, преобразования, процессор, систолический, фурье, четырехточечного

...блока "01", а второго блока - "00". Таким образом, входной операнд хо во втором блоке, проходя через коммутатор 26 (управляющие сигналы "00") умножается на +1, в первом блоке во втором такте происходит сложение входного операнда х с накопленным х и запись хо + х в регистр "5. В третьем такте (фиг.5) включается в работу третий блок 3, при этом с учетом задержки счетного импульса состояние счетчиков первого, второго и третьего вычислительных блоков "10" "01", "00. В этомА 2такте в цером блоке 2 в регистре 15 зацисыается сумма (х о + х+ + х ), о втором блоке 3 входной операнд х, проходя через коммутатор (управляющие сигналы 01) умножается на "1, складивается с х и результат записывается в регистр 15, в третьем блоке 2 в этом такте...

Номер патента: 1628065

Опубликовано: 15.02.1991

Авторы: Арро, Смолянский, Трумп

МПК: G06F 15/332

Метки: выполнения, дискретного, преобразования, фурье

...портчтения ВВ блока 2 старшая половинаоперанда Х 13 с адреса 5 и подаются навходы ЛБ 4. В то же время с вьходаАБ 4 считывается старшая половина результата операции сложения операндовХ и Х 11 и записывается через портзаписи ЫР в блок 2 по адресу 16. Одновременно с выхода 10 БУ 6 на АБ 4подаются сигналы приема и передачии код операции вычитания.В семнадцатом такте по адресу свыхода 7 БУ 6 считывается операнд Х 5,который записывается через порт запи,си ЫР в блок 2 по адресу 8, по сигналу с выхода 9 БУ 6. В то же время посигналу с вьгхода 9 БУ 6 ситывается162806 через порт чтения ВА блок;, 2 младшая половш.а опеландг ХЗ с адреса 4 и через порт чтения КВ блока 2 младшая половина операнда Х 13 с адреса 5 и подаются на входы АБ 4, с выхода ко...

Номер патента: 1631554

Опубликовано: 28.02.1991

Автор: Вариченко

МПК: G06F 15/332

Метки: вычисления, преобразования, фурье-галуа

...Б (3) Я (2 Р) подвергаются дво/ 40 ично-разрядной инверсии,5) вычисляется сумма, в результате чего получаются остальные Р/2 коээффициентов. Б(0) + Я(1) = Я(1), Я (2) + Я (3) = Я(3) Ру Я (2 Р 2) + + БУ(2 Р) = Б(2 Р).Устройство для вычисления преобразования Фурье-Галуа работает следующим образом,Отсчеты цифрового сигнала х(п)(и = О, М), И = 2 Р, х(п) ЕЕ Рк = (01Г .1-11 ) поступаютна вход 2 устройства и в соответствии с (4) последовательно записываются в регистр 5 (фиг.4) .Перед началом работы все регистры обнуляются подачей сигнала на входы 4, 4, 4 й. Входные данныесопровождаются стробом СС выхода регистра 5 отсчет сигнала поступает на один из входов сумматора 6.Этот сумматор реализует сумму помодулю М. Для этого его выход переноса...

Номер патента: 1631555

Опубликовано: 28.02.1991

Авторы: Бочков, Гаджала, Козлюк, Сохнич

МПК: G06F 15/332

Метки: арифметическое, быстрого, преобразования, процессора, фурье

...32-35 устройства поступают выходные операнды с выходов соответственно сумматора 30 умножителя 11, сумматора 4 и умножи" теля 12 через вход коммутатора 17.Кроме того на входах регистров 18-21по аналогии с описанным формируютсяпромежуточные операнды для данных,поступивших на входы 23-28 устройст 5ва на втором такте.По приходу третьего тактовогоимпульса на вход 31 устройства навыходы 32-35 устройства передаютсярезультаты выполнения базовой операции по фиг.З, в первый - четвертыйрегистры 18-21 записываются промежуточные результаты, а на входы 23-29подаются очередные значения входныхоперандов для базовой операции пофиг.З.Таким образом, выполнение необходимого числа указанных базовыхопераций производится по описаннойсхеме,20На последнем...

Номер патента: 1631556

Опубликовано: 28.02.1991

Авторы: Бочков, Козлюк, Сохнич

МПК: G06F 15/332

Метки: арифметическое, быстрого, преобразования, процессора, фурье

...операнда на множитель а в соответствии со структурой базовой операции фиг.З. Таким образом, к концу второго такта работы устройства на выходах сумматора 13 и вычитателя 15 формируются соответственно мнимая и вещественная части результата выполнения базовой операции фиг,З, которые поступают на выходы 34 и 35 устройства, а на входы регистров 19 - 22 подаются промежуточные результаты выполнения базовой операции,По положительному перепаду очередного тактового импульса на входы 24,25,27 и 28 устройства поступают новые значения исходных операндов базовой операции фиг.З, в регистры 19 - 22 заносятся промежуточные результаты базовой операции, а с выходов 34 и 35 устройства считываются резул ьтаты вычислений.30 По приходу последующих тактовых...

Номер патента: 1633423

Опубликовано: 07.03.1991

Авторы: Василевич, Коляда, Ревинский, Чернявский

МПК: G06F 15/332

Метки: вычисления, дискретного, модулярной, преобразования, системе, счисления, фурье

...40 устройства. Этим же сигналом в регистр 24.0 заносится величина 1 А(1) Яс умножителя 31.0 На (1+5)-м такте на вход разрешения выдачи числа регистров 25.р поступает сигнал Г 11=0 с входа 44 устройства, По этому сигналу число А,(0)Япоступает на первые входы сумматоров ЗО.р, где оно складывается с числом 1 А(1) Я(для сумматора 30.0) и с числом А Л(г(для сумматора 30.г). Сумма заносится в регистр 26.р по сигналу Г 8=0, поступающему на вход разрешения записи этого регистра в данном такте с входа 41 устройства. Далее на (+3+21 ) -м такте (1=2, 3, , (А - 1/2) осуществляется суммирование содержимого регистра 26.0 с числом А (1) =Я) поступающим из регистра 24.0. При этом на входы разрешения выдачи регистров 26.р поступают на (Т+3+21).х тактах с...

Номер патента: 1633424

Опубликовано: 07.03.1991

Авторы: Березовский, Лосев

МПК: G06F 15/332

Метки: быстрого, вектора, матрицу, умножения

...логической 1 и вход коммутатора 3 подключится к выходу.20 По мере вычисления (Хфф У,),=-1 - 2 гаи выдвижения У,: из регистра 2 сдвига в него будут заноситься данные У,. Как только процесс вычисления для Хбудет окончен, в регистре 1 сдвига будет находиться послеГдовательность данных Хв регистре 2 сдвига последовательность данных У причем на одном входе сумматора-вычитателя бу/ /дет находиться Х 1 на другом У.Триггеры 15 и 16 вернутся в исходное состояние, что приведет к подключению вхо лов коммутаторов 3 и 4 к их выходам. Далее процесс повторится для Х, и У, т.е.( (Х,-1- У,),=1 - 2"),=1 - 2 ч -Если в качестве входных отсчетов исполь зуются координаты вектора, полученного отумножения вектора размерностью т на мат.рицу полного кода А...

Номер патента: 1633425

Опубликовано: 07.03.1991

Авторы: Каневский, Клименко, Логинова, Сергиенко

МПК: G06F 15/332

Метки: быстрого, преобразования, фурье

...анализирует порядки К и К и иод его управлением мультиплексор 16 порядка ио сигналу 63 пропускает минимальный из порядков К=минК,К ) на адресный вход б.пока 18 памяти констант, считанный из него коэффициент 2" - 16 записывается в ре.истр 8 коэффициентов. При этом порядок К ранен числу разрядов, на которое необходимо сдвинуть влево А и Ато для их нормализации,В третий регистр блока 1 регистровой памяти из блока 4 записывается поправка -)=О". В пятом такте из нулевого регистра блока 1 регистровой памяти через блок 4 и ключ 5 н регистр 7 числа поступает Хо=А. В шестом такте из первого регистра блока 1 регистровой памяти через блок 4 и ключ 5 в регистр 7 поступает Уо=А . В умножителе 9 происходит умножение Ло 2 г, результат которого...

Номер патента: 1633426

Опубликовано: 07.03.1991

Авторы: Анищенко, Стальной, Шуцко

МПК: G06F 15/332

Метки: быстрого, преобразования, процессор, фурье

...обрабатывать три комплексных числа, выполняя базовуюФормула изобретения 40 45 50 55 операцию вычисления БПФ с прореживани. ем по частоте. С выходов 52 - 55 арифметического блока 42 результаты вычислений в виде комплексных чисел А и В последовательным кодом соответственно записываются в регистры 46 - 49, причем в регистры 46 и 49 записываются реальные части, а в регистры 47 и 48 - мнимые. Количество тактовых импульсов, необходимых для записи чисел А и В, равно разрядности этих чисел,С приходом с выхода 10 блока 7 сигнала записи эти числа записываются поочередно в блок 9 памяти, число В за 1 исывается по адресу (В+Ь 1), затем число А - по адресу (А+а 1). Затем с выхода 14 блока 7 поступает сигнал установки нуля и через элемент ИЛИ...

Номер патента: 1635194

Опубликовано: 15.03.1991

Авторы: Баранов, Будников, Солдатов, Федотовский, Фельдман, Фидельман

МПК: G06F 15/332

Метки: анализа, процессор, сигналов

...(4) и (1) в матричной форме:Б = ехр - - Г Я(1)1Кеехр - - )хх%(6) откудар е,К: - ех р ( -- )Е ,Я ) ) Е ц- -К)еи )ЕеЕ Кц)Аналогично, домножая последнее вы+ражение на тГ, получим): -и ( т )е(в )г х)т,Можно показать, что дляехр х2х (1 - шп размером И (2 М+1) псевдоМ иобратной будем матрица - ехр(- - шпСуществует вариант представления для энтропии Нл Е = -1 п 8,ь-о Применение метода Лагранжа дает из (1) и (2) 1.(9) -. (."., -К К и) =-ИСвойство сопряженности корреляционной функции К) делает целесообразным использование в выражениях (3),551635194 суммы не только с нулевыми, но и сненулевыми нижними значениями, т.е,(8) Вычисления в предлагаемом устройстве осуществляются следующим образом15 На вход блока 1 по входу 2 подаются...

Номер патента: 1635195

Опубликовано: 15.03.1991

Авторы: Белоус, Бондарь, Гриневич, Демидов, Подрубный, Седухин, Семашко

МПК: G06F 15/332

Метки: дискретного, преобразования, процессор, фурье

...вычислений элемен ты вектора С 0, (и,) = (1, Я Я Ьр ) р вр ее ф Я, ), причем ца вход 10 подаетсяо первый элемент Ы, = 1, на вход 10 5 второй элемент Я, и т.д. Каждый элемент 9 группы 8 (фиг.3)10 15 20 25 30 35 10 45 50 55 реализует следующие Функции:0)вых = (й) вх р2 рых (= 2 вхвьх= ьхвх + 2 вк причем элементы Увх поступают на вход 24 и ца регистр 28 элемента, элемент (0 в - ца вход 25 и на регистр 27, элемент 2 вх - ца вход 2 б и на регистр 29.С выходов 32, 33 и 34 выдаются соответственно элементы Увыхр СЗ р 2 врхвьор т;игвйцй ) стопбец тй = О, и -7) промежуточной матрицы 2(п,п ) потактнопоступает ца информационный вход первого регистра 7 и ца входы группы 8,цачи):ая с 2, -го элемента. Проходя через строки элементов 9 группы 8,...

Номер патента: 1636842

Опубликовано: 23.03.1991

Авторы: Андреева, Марценюк, Стахов, Титов, Титова

МПК: G06F 15/332, G06F 7/544

Метки: вычисления, произведений, сумм

...второго полутакта, когда коммутатор 5 пропускает на свой выход сигналы, поступающие на разрядные входы первой группы входов, производится суммирование произведений с выхода умножителя 3 с уже частично накопленной суммой произведений и запись новой частично накопленной суммы произведений в выходной регистр 6, В этом случае запись в выходной регистр 6 осуществляется тактовым импульсом, проходящим через элементы И 22 и ИЛИ 24.В случае, если старший значащий разряд вновь поступающего на умножение коэффициента превышает на один разряд положение старшего значащего разряда предыдущего коэффициента, то этот коэффициент все равно подается так, что его старший значащий разряд располагается в старшем значащем разряде слова на шине 9...

Номер патента: 1640709

Опубликовано: 07.04.1991

Авторы: Игнатьева, Редькин

МПК: G06F 15/332

Метки: быстрого, выполнения, преобразования, фурье

...6.1-6.8.Очередные разряды операндов поступают при этом на соответствующие входы арифметического блока 8 и далее навходы умножителя 9 и блока 10 задержки.,Разряды соответствующего операнда с выхода блока 10 задержки поступают на пеРвые входы вычислителя 11и сумматора 12, на вторые входы кдторых поступают одноименные разрядыпроизведения операндов с выхода умножителя 9,Задержанные на 1 тактов одноименные разряды результатов с выходов вычитателя 11 и сумматора 12 поступают соответственно на первый и второй информационные входы блока 6 и фиксируются в регистрах 6.1-6.8. 11 осле выдачи Е+и тактовых импульсов с выхода генератора 4 на тактовый вход счетчика 3 сигнал с выхода последнего запрещает работу генератора 4 и переключает блок 6 в режим...

Номер патента: 1640710

Опубликовано: 07.04.1991

Автор: Берендс

МПК: G06F 15/332, G06F 15/353

Метки: дискретного, основе, преобразования, фильтрации, фурье, цифровой

...-тора 1,Таким образом, в ячейках блоков8"11 памяти записаны корректирующиемножители, соответствующие одной частоте из всего диапазона анализируемых 15частот. Для определения корректирующих множителей для остальных дискретных значений частот из анализируе- .мого диапазона, необходимо провестимногократные вычисления спектральных 20составляющих тестового сигнала в соответствии с описанным режимом работы устройства, с тем отличием, чтовновь вычисленные корректирующие множители будут записаны в ячейки бло, ков 8-11 с адресами, которые вырабатываются счетчиком 41 адресов. Приэтом синхронно с изменением адресаячеек блоков 8-11 памяти изменяетсявеличина управляющего напряжения,формируемого преобразователем 42 для изменения частоты...

Номер патента: 1644157

Опубликовано: 23.04.1991

Авторы: Мельник, Яцимирский

МПК: G06F 15/332

Метки: быстрого, вещественных, выполнения, последовательностей, преобразования

...равны2 кИ/4 - Д2" 5 10 15 20 25 повышения быстродействия, в него дополнительно введены М/2 вычислительных блоков первого вида, й/4 вычислительных блоков второго вида и й/4 вычислительных блоков третьего вида, где й - размерность преобразования, причем первый и второй входы й/2 вычислительных блоков первого вида являются входами устройства, первый и второй выходы (21-1)-го вычислительного блока ( = 1,2, й.4) первого вида соединены соответственно с первым и вторым входами 1-го вычислительного блока первого вида, первый и второй выходы 21-го вычислительного блока первого вида соединены соответственно с третьим и четвертым . входами 1-го вычислительного блока второго вида, первый второй, третий и четвертый выходы (2 Я - 1)-го...

Номер патента: 1644158

Опубликовано: 23.04.1991

Авторы: Каневский, Коноплицкий, Корчев, Лозинский

МПК: G06F 15/332

Метки: быстрого, вычисления, преобразования, фурье

...такт, Вх 1=Х 1(0) (индекс 1 значит отсчет следующего периода); регистры 13.1-13.4 сохраняют значения предыдущего такта, Дш 4=иО": Дм 6=иО";Тр=12,2=иО";См 14,2=Х(0): См 15,2=Х(0): См 14.1=Х(2)-Х(3);Рг 16.2=Х(0) - Х(1): См 15.1=Х(0) - ,Х(1)+Х(2) - Х(3): Р г 16,1=Х(0)+Х(1)+Х(2)+Х(3),Начиная с шестого такта, работа первой группы модулей происходит по описанному выше алгоритму. Управляющие сигналы на сумматоры 14.1, 14,2,15,1 и 15,2 поступают в соответствии с матрицей А.С выхода регистра 16,1 значения поступают на первый вход умножителя 38. на второй вход которого приходят значения с ПЗУ 37. С выхода умножителя 38 умноженные значения поступают на первый информационный вход модуля 21.1,Работа второй группы модулей 21,М(1=1,...

Номер патента: 1645966

Опубликовано: 30.04.1991

Авторы: Вариченко, Дробенко, Кодров

МПК: G06F 15/332

Метки: вычисления, галуа, преобразования, фурье

...М=Р2 -1. СумматРор 5 Р-разрядных чисел по модулю М=2 -1 состоит из обычного сумматора Р-разрядных чисел и Р- разрядного сумматора, служащего для коррекции результата суммирования по модулю М, В результате суммирования получаем спектральный коэффициент Б(Р). Следующий (Р)-й или снова первый тактовый импульс приводит к появлению уровня " 1" на первом выходесдвигового регистра 8, включению йБ- триггера 6, соединению вторых инфор" мационных входов коммутаторов 3 с их выходами, записи первого отсчета новой входной последовательности в первьо 1 регистр первой группы регистров 1 и записи результатов умножения предыдущего такта во вторую группурегистров 2, С выходов второй группырегистров 2 через коммутаторы 3 результаты первого умножения снова...

Номер патента: 1645967

Опубликовано: 30.04.1991

Авторы: Каневский, Коноплицкий, Корчев

МПК: G06F 15/332

Метки: вычисления, дискретного, преобразования, фурье

...к первым тактовым входамвсех вычислительных модулей, каждый изкоторых содержит первый умножитель,первый сумматор и первый, второй итретий. регистры, тактовые входы которых подключены к первому тактовомувходу вычислительного модуля, о т л ич а ю щ е е с я тем, что, с цельюрасширения Аункциональньсх воэможностей за счет вычисления двумерного пре 1645 с 67и 1 с к.чику на его управаяюпел 1 входеприсутствует "0", на выходе ЗЗ - " 1"4-й такт, Значение А(22) заносится в регистр 8, 1, а значение А(21)в регистр 8,2, на выходе блока О,имеется значение 1(О), на выходеблока 10,2 - с(1), на выходе триггера 24,2 - "1", которая разрешаетсуммировать сумматору 11,2 по обоимвходам, на выходе триггера 24.111 111 , на выходе сумматора 1 1, 1У...

Номер патента: 1645968

Опубликовано: 30.04.1991

Авторы: Золотой, Легонин, Мачнев, Мищенко, Садыхов, Шаренков

МПК: G06F 15/332

Метки: спектроанализатор

...2, Так в регистр 2 первого ярусаистинная информация записывается покаждому тактовому импульсу, в регист-,ры 2 второго яруса - по каждому второму такту и т,д., в регистры 2 и-гояруса - по каждому 2 -му такту, Прияэтом на выходах сумматоров-вычитателей 3 каждого и-го яруса в 2 -ом таките формируются и-е промежуточные суммы и разности,В таблице представлено последовательное о)ормирование по тактам коэфициента Сх для И=4. На 4-м такте имеем С=(ХУ ,+ +гЪ )У +(Х 1)3 +Х(л 74 )Юз что соответствует первому отсчету после 2-го шага вычислительной процедуры, На остальных ярусах работа блоков устройства происходит аналогично, В случае, когда коэффициенты У =1, уст 1 х ройство на своих выходах формирует коэдкЪициенты преобразования в базисе...

Номер патента: 1649566

Опубликовано: 15.05.1991

Авторы: Берендс, Зайцев, Каратаев

МПК: G06F 15/332, G06F 15/353

Метки: вычисления, сигналов, спектра

...с выхода второго умножителя 12 поступает произведение нулевых отсчетов, подаваемых с выхода разомкнутого ключа 16, и постоянного коэффициента, подаваемого с выхода регистра 20 коэффициентов. Получаемое произведение двух чисел также не меняет:, значений спектральных отсчетов шумо" вого сигнала. С выхода вычитателя 19 спектральные отсчеты шумового сигнала поочередно записываются в ячейки блока 14 памяти с адресами, которые вырабатываются счетчиком 15 адресов.Последний сигнал, который формируется на выходе 27 под действием команды ФПЧ 1, переводит узел 31 формирования адреса в состояние готовности для приема новой команды с входа 28 устройства.На этом заканчивается один цикл вычисления и записи мгновенного спек" вание режима...