Устройство для умножения матриц

ртт 1 Г,Я ат. Х АТРИ.,тМ ычисзобре ной т ся к нычисл тноси и о ет быть испольванных вычислии циализир зовано в гг. 3,: третий ОВХОД ь 15 листвах обра.е Р 0(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ тельных машинах и устрсотки данных.Пель изобретения - повышение быстродействия.На Йиг, 1 представлена структурная схема устройства для умножения (г Хп) матриц, на Аиг, 2 - структурная схема ттстройстна для умгОжения двух (212) матриц; на ттиг.3 - Аункциональная схема вычислительного модуля устройства для умгожения(пи) матриц, на гИг. 4 - Аункциональная схема вьчислительного модуля устрой-. ства для умножения двух (2 12) матриц, на фиг, 5 и 6 - нременнье диаграммы работы устройств;. для и = 2Устройство для ум", ожения двух (ии) матриц (ьиг.1, слдержггт первый 1, второй 2 и третий 3 инйормзЯО 1 ЧЦДУ(57) Ез обретениеИтсится к вагиновЛИ ф- т тнот ТЕХ Нтт Кс тт Лж"Ь ИСи О" Онан О н специали зир; Вя ИИБХ вы;с н тет.,нх ьтттт" тнах т. тттройс нихобработки дантьг. Цля .таИ-,жени (г х зМаТрИЦ, 1 Егт: ИяобрЕТЕИ-;., - тОнтятотЕбыстродь. г твин. Пель - ,Остигает,: текЧТО УСТРОЙСТВО СОД , т:Т (Г -ЛИнейно сняза нных Ое;)т тлоннгт блокопричем Операционный блок ле;, тгтчетыре рег.стра,. л за "Ожки на.-.тся параллелно-гтг очнггя с;ганиз;: -ция вьгчисл,.н:й. 1 з,п-Лы, б ил. ионные входы; инхров .ительнь;е моду;5;1ыхо 8. ц9л 1,3 пв дВычислительньй гОгуль 5содерктгт первый 7, второй 8 и9 инг)ормациоьные н.одь, инх 11 0 регистры 1 1 1 т у Отялсумматор 16, узел 17 задержкггистРы 18, (1 = т, то+1), пеРНЬвторой 20 и третий 21 инйОрь;аНЫЕ ВЬГХОДЬ,Узел задеряги .":лжет бытш н, например, в виде г рудовательно соединенных ре1 и+1В сснову работы усг;.Оталгоритм умножения двух .ОСНОННННЫЙ Ьа рЕ. ур )ЕНТттХниях;гст " =: и,1619304с=с ,1,1=1,п,фВычислительный модуль работает следующим образом. На 3.-м такте элеглента матриц а, Ь и с подаются спответственно на входы 7-9 и записыва;,;ся соответственно в регистры 11-13, При этом на выходе умножителя 15 формируется значение а Ь, а на выходе сумматора 16 - значение (с + а Ь), котов 1 О рсе подается на информационный вход регистра 14. Элемент сг с выхода регистра 11 подается на -м такте на выход 19, элемент Ъ задерживается узлом 17.задержки на (и+1) тактов и подается на выход 19 на (+и+1)-м такте, а значение (с + а Ь) подается на выход 21 на (х+1)-м такте.Устройство работает следующим образом. 20В исходном состоянии регистры 11 - 14 и 17, вычислительных модулей 5, устройства устанавливаются в нулевое состояние. На входы 7-9 подаются соответственно элементы а ,( , Ь и 25 св соответствующие моменты времени: 12 вычислительного модуля 51 записы- вается элемент Ь , в регистр 18 узла 17 задержки вычислительного модуля 5 1 - элемент ЬНа четвертом такте на вход 2 устройства подается элемент Ь 1. При этом в вычислительном модуле 51 в регистр 12 записывается элементЪв регистр 181 - элемент Ь ,в регистр 18 - элемент Ь 22.На пятом такте на вход 3 устройства подается элемент сверхний ин 12 декс в скобках указывает номер рекуррентного шага). При выполнении операции перемножения матриц А В элементы(о 1с(, = О, ,1 = 1,п. Устройством может выполняться матричная операция С + АВ, в этом случае элементы с 6О. В вычислительном модуле 51 элемент с, записывается в регистр 13, элемент Ьв - в регистр 181, элемент Ь( - в регистР 182. В вычисли- тельном модуле 52 в регистр 12 записывается элемент ЬНа шестом такте на вход 1 устройства подается элемент а, на вход 2 устройства - элемент Ь, на вход 3 устройства - элемент с(. При этом в вычислительиом модуле 51 формируется значение с; =с и + аЬя( (ог которое подается на вход регистра 14.На седьмом такте на вход 1 устройства подается элемент а 12, на вход 2 устроиства - элемент с . При этом(о)с о о тв е т ст вующие элементы а ,, Ь 1и сзаписываются в соо тв ет ствующие регистры вычислительных модулей 5 1 и 5 2 (фиг . 5 ) , в вычислительном модуле 5 2 формируется значение с (г == с, + а 1 Ь 1 .Н а восьмом .такте на вход 3 устр ойс тва подается элемент с в вы 12 1 числительном модуле 52 формируется значение с = с + а 2 Ь 2, .Р)На девятом, такте на вход 1 устройства подается элемент ав вычислительном модуле 5 формируется значение(г+1)+1.+2 п -2 п й- (и+1) 3-п 1 с+2 п +и+1; (1) 302- п+2 п -2 п+1.с 1На выход 6 устройства выдаются эле-менты с; результирующей матрицы св моменты времени 35= п 1-+2 п + 4 п(2)с 1На фиг.1 показана организация подачи входного потока элементов агЬи с," в моменты времени в состветствии с выражениями (1) и организация выходного потока элементов св соответствии с выражением (2).Рассмотрим работу устройства для.перемножения двух (2(2) матриц 45(фиг.2),На первом такте на вход 2 устройства подается элемент Ь 2 (фиг.2,верхний индекс,без скобок элементов, а, Ь и с указывает момент подачи элементов матриц в устройство),При этом элемент Ь 22 записывается врегистр 12 вычислительного модуля 51(фиг,4 и 5).На втором такте элемент Ь поступает в узел 17 задержки вычислительного модуля 5.На третьем такте на вход 2 устрой. тва попаетс элемент Ь, в регистр На десятом такте на вход 1 устройства подается элемент а 22 , в вычислительном модуле 5 формируетсязначение161 На двенадцатом такте в вычислительном модуле 5 формируется значе(г) И ние сг = сг, + агг Ьг2На тринадцатом такте в вычислительном модуле 5 формируется значение сгг = сгг + аг "-злеме"т(г О)гг ггс = с с выхода регистра 1 ч подается на выход б устройства.На выход б устройства подаются1 г) (г 1 злементы с, с р с гг с гг и,.1 н нф г с = ссоответственно на четырнадг гцатом, пятнадцатом и шестнадцатом тактах.Время перемножекия двух (ии) матриц предлагаемым устройством равно (Зпг + 4 п) тактов. Форму л а и з о б р е т е г и я Устройство для умножения матриц, содержащее Зг(и - размер - ность перемножаемых матриц) вычислительных модулей, причем первый и второй информационные входы первого 1 вычислительного модуля являются соответственно первым и вторым информационными входами устройства, пер - вый и второй информационные входы х-го вычислительного модуляl2,3 п) подключены соответственно к первому и второму выходам (-1) - го вычислительного модуля, синхровход устройства подключен к синхровходам всех вычислительных модулей, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, тре 90 6тий информаци.нный вход .,с "ройстнаподключен к третьем информапио.;нем;входу первого вычислительногоодуля,третий информационный вход -го вьчислительного модуля подключен ктретьему выходу (1-1)-го вычислительлного модуля, а третий выхоп ,л)- го вычислительного модуля являетсявыходом устройства.2. Устройство но и. 1, о т л инч а ю ш е е с я тем, что каж.",ыивычислительный модуль содержит четыре регистра, умножитечь, сумматор и узел задсржки на и+1 такт,причем информационные входы первого,второго и третьего регистров являются соответственно первьи, вторыми третьим информационкьгщ входами 20 вычислительного модуля выход первсго регистра подключен к первомугьглопу вычислительного модуля ипе.вомс, входу умножителя, второйвход которого подключен к выходу вто рого регистра ч информационному входу узла задержки, выход которо оявляется вторым выходом вычисли.-ельного модуля, третий выход которогоподклчен к выходу четвертогс регистра, информационный вход которого подключен к выходу сумматора,первый и второй входы которого подключены соответственно к выходам третьего регистра и умножителя, синхровход вычислительного модуля подключен к синхровходам всех регистров и к синхровходу узла залержки а1619304 оставитель К.КухаренкоТехред М,Моргентал Корректор М.Самборска едактор М.Ълан ГКНТ ния кая Ужгород, ул. Гага каз 50 Тираж НИИПИ Государственного комитета по изоб 113035, Москва., Ж, Ра