Устройство для умножения

(54)(57) 1. УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ,содержащее четцре блока памяти и пятьсумматоров, причем вход младших раз.рядов первого сомножителя устройствасоединен с первыми информационнымивходами первого и второго блоков памяти, вход старших разрядов первогосомножителя устройства соединен спервыми информационными входами третьего и четвертого блоков памяти,вход младших разрядов второго сомножителя устройства соединен с вторымиинформационными входами первого и третьего блоков памяти, вход старших раз"рядов второго сомножителя устройствасоединен с вторыми информационнымивходами второго и четвертого блоковпамяти, первый выход первого блокапамяти соединен с первым входом первого сумиатора, первый выход которогосоедиенн с первым входом второго сумматора, первый выход третьего блокапамяти соединен с первым входом третьего сумматора, второй вход которого соединен с первым выходом второго блока памяти, первый выход четвертого блока памяти соединен с первымвходом четвертого сумматора, второйвход которого соединен с первым выходом третьего сумматора, второй вы" ход четвертого блока памяти соединен с первым входом пятого сумматора, первый выход четвертого сумматора со" единен с вторым входом пятого сумматора, второй выход второго блока памяти соединен с вторым вхоДом второго сумматора, второй выход третьего блока памяти соединен с вторым входом первого сумматора, второй выход первого блока памяти является пе 11- вым выходом устройства, первый выход второго сумматора является вторым выходом устройства, о т л и ч а " ю щ е е с я тем, что, с целью расширения области применения путем вычисления произведения в дополни"тельном коде, в него введены блок . инверсии, вестой и седьмой сумматоры, пятый и шестой блоки памяти, блок коррекции, блок формирования знака, первый и второй элементы НЕ, при этом первый вход блока инверсии соединен с входом старших разрядов первого сомножителя устройства, а второй вход соединен с входом младших разрядов первого сомножителя, устройства, первые входы шестого и седьмого сумматоров соединены с выходом блока инверсии, первые информационные входы пятого и шестого блоков памяти соединены с входом старших разрядов первого сомножителя устройства, первый выход блока коррекции соединен с третьим входом пятого сумматора, первый вход блока формирования знака соединен с вторым выходом блока коррекции, а второй вход - с выходом блока инверсии, вход первого элементаНЕ соединен со знаковым входом первого сомножителя уст 10194421 О ройства, а выход соединен с вторыми управляющими входами пятого и шестого блоков памяти, вход второго эле" мента НЕ соединен со"знаковым входом второго сомножителя устройства, а выход соединен с управляющим входом блока инверсии, третьи управляющие входы третьего и четвертого блоков памяти соединены со знаковым. входом первого сомножителя устройства, тре" тий инФормационный вход пятого блока памяти соединен с входом младших разрядов второго сомножителя устройства, выход пятого блока памяти соединен с первым входом третьего сумматора, третий инФормациониый вход шестого блока памяти соединен с входом старших разрядов второго сомножителя устройства, выход шестого блока памяти соединен с первым входом пятого сумматора, первый вход блока коррекции соединен с вторым выходом третьего сумматора, второй вход блока коррекции соединен со знаковым входом первого сомножителя устройства, тре" тий вход блока коррекции соединен с входом младших раврядов второго сомножителя устройства, первый выход. шестого сумматора является третьим выходом устройства, второй вход шес" того сумматора соединен с вторым выходом четвертого сумматора, выход седьмого сумматора является четвер" тым выходом устройства, /второй вход седьмого сумматора соединен с вторым выходом шестого сумматора, третий вход которого соединен с вторым выходом второго сумматора, второй выход первого сумматора соединен с третьим входом четвертого сумматора, третий вход третьего сумматора соединен со знаковым входом второго сомножителя устройства, выход пятого сумматора соединен с третьим входом седьмого сумматора, третий, четвертый и пятый выходы блока Формирования знака являются пятым. выходом устройст ва, шестой и седьмой входы блока Форм рования знака соединены с входом старших разрядов второго сомножителяМЮив ды групп с первой по четвертую элемента И-ИЛИ-НЕ являются вторым входомблока,выход элемента И-ИЛИ-НЕ подключен к второму выходу блока и к первому входу сумматора, к второму входукоторого подключен первый вход блока,выходы сумматора подключены к первому выходу блока. 19442устройства, знаковым входом второго сомножителя устройства, знаковым входом первого сомножителя устройства,выходом второго элемента НЕ и выходом первого элемента НЕ соответственно,2. Устройство по п, 1, о т л и ч аю щ е е с я тем, что блок Формирования знака содержит два элемента И-ИЛИ-НЕ и расширитель, при этом первый вход первой группы второго элемента И-ИЛИ-НЕ является шестым входом блока, второй вход первой группы второго. элемента И-ИЛИ-НЕ является седьмым входом блока, первый вход второй группы второго элемента И-ИЛИ-НЕ является четвертым входом блока, вто.рой вход второй группы и первый вход третьей группы второго элемента И-ИЛИНЕ являются пятым входом блока, второй вход третьей группы второго элемента И-ИЛИ-НЕ подключен к выходу первого элемента И-ИЛИ-НЕ, третий вход третьей группы второго элемента И-ИЛИНЕ является первым входом блока, первый и второй входы четвертой группы второго элемента И-ИЛИ-НЕ подключены к первому и второму выходам расширителя соответственно, третий вход блока подключен к первым входам групп с пер" вой по четвертую первого элемента И-ИЛИ-НЕ, к вторым входам групп с первой по четвертую первого элемента И-ИЛИ-НЕ подключен первый вход блока, к Ьходам расширителя подключен второй вход блока, выход второго элемента И-ИЛИ-НЕ является выходом блока.3. Устройство по и. 1, о т л и ч аю щ е е с я тем, что блок коррекции содержит элемент И-ИЛИ-НЕ и сумматор, при этом первые входы групп с первой по четвертую элемента И-ИЛИ-НЕ являются третьим входом блока, вторые вхо1 10Изобретение относится к циФровой вычислительной технике и можетбыть использовано в цифровых вычислительных машинах, а также в циФровыхсистемах контроля и управленияИзвестны устройства умножения,использующие матричный, табличный исмешанный способы выполнения опера- .ции умножения.Известно устройство, использующеетабличный способ выполнения операцииумножения, содержит специализированный блок памяти, в котором хранитсярезультат выполнения операции умножения 1.,Недостатком этого устройства явля"ются ограниченные возможности в егореализации для многоразрядных еомножителей, так как существующие и разрабатываемые микросхемы памяти покаимеют ограниченное. число ячеек.Известно устройство, выполняющееумножение в дополнительном коде и со.держащее матрицу по,щ полных сумматоров в ряду и (п "1 ) элементов И,выходы которых соединены с входамисоответствующих сумматоров. Кроме того, устройство содержит входную и выходную корректирующие схемы. Выходывходной корректирующей схемы, предназначенной для специального преобразования входных сигналов в новыедвоичные переменные, соединены ссоответствующими входами элементов И,а выходы сумматоров последнего рядаматрицы - с входом корректирующей .схемы, которая преобразует произведение сомножителей в дополнительныйкод Г 2 3,Недостатком этого устройства в. сравнении с устройством, использующим табличный способ, является значи"тельное усложнение его схемы, приводящее к усложнению конструкции и к сни"жению быстродействия.Наиболее близким к предлагаемомуявляется устройство для умножения,основанное на частичном использованиитабличного способа в схемах матрично.го типа и содержащее четыре блока памяти и пять сумматоров, причем входмладших разрядов первого сомножителясоединен с первыми входами первого ивторого блока памяти, вход старших раэрядов первого сомножителя соединен сйервыми входами третьего и четвертогоблока памяти, вход младших разрядоввторого сомножителя соединен с вторыми входами первого и третьего блокапамяти, вход старших. разрядов второго четвертого сумматора соединен с вторым входом пятого сумматора, второй выходвторого блока памяти соединен. с вто"20рым входои второго сумматора, второйвыход третьего блока памяти. соединен с вторым входом пераого сумматора,вто рой выход первого блока памяти является первым выходом устройства умноже 25 нияз пеРвый выход вторОгО Сумматораявляется вторым выходом устройстваумноженияГ 33.Достоинством этого устройства всравнении с матричными устройствами30 умножениЯ ЯвлЯетсЯ простота конструкции и большее быстродействие, так какэто устройство частично реализованона основе табличного способа.Недостатком этого устройства является отсутствие возможности выполне.- ния операции умножения в дополнитель.ном коде, так как для выполнения опе"рации умнОжЕния двух чисел В дополнительном коде необходимо преобразова 40 ние дополнительного кода в прямой,а после Осуществления операции умножения необходимо обратное преобразование. Преобразование дополнительногокода в прямой и из прямого в дополнительный потребует последовательноговключения на входе и выходе устройства корректирующих схем, что приведет к,увеличению аппаратурных затрати к значительному снижению быстродей"ствия,Цель изобретения - расширение области применения устройства путем вы.числения произведения в дополнительном коде.Поставленная цель достигается тем,55что в устроиство для умножения, со"Фдержащее четыре блока памяти и пятьсумматоров, причем вход младших разрядов первого сомножителя устройства 19 М 22сомножителя соединен.с вторыми входа"ми второго и четвертого блоков памяти,первый выход первого блока памятисоединен с первым входом первого сум"5матора, первый выход которого соединен с первым входом второго суммато"ра, первый выход третьего блока памяти соединен с первым входом третьегосумматора, второй вход которого соединен с первым выходом второго бло" .ка памяти, первый выход четвертого блоблока памяти соединен с первым входомчетвертого сумматора, второй вход которого соединен с первым выходом третьего сумматора, второй выход четвертого блока памяти соединен с первымвходом пятого сумматора, первый выход3 101 соединен с первыми инФормационными входами первого и второго блоков памяти, вход старших разрядов первого сомножителя устройства соединен с пер 10 15 20 устройства, выход шестого блока памяти соединен с первым входом пятого25 дом пятого сумматора, второй выход 30 второго блока памяти соединен с вторым входом второго сумматора, второй выход третьего блока памяти соединен с вторым входом первого сумматора, второй выход первого блока памяти является первым выходом устройства, первый выход второго сумматора является вторым выходом устройства, введены блок инверсии, шестой и седьмой сумматоры, пятый и шестой блоки памяти, блок коррекции, блок Формирования знака, первый и второй элементы НЕ, при этом первый вход блока инверсии соединен с входом стар" ших Разрядов первого сомножителя устройства, а второй вход соединен с входом младших разрядов первого сомножителя устройства, первые входы шестого и седьмого сумматоров соединены с выходом блока инверсии, первые инФормационные входы пятого50 и шестого блоков памяти соединены с входом старших разрядов первого сомножителя устройства, первый выход блока коррекции соединен с третьим входом пятого сумматора,первый вход 55 блока Формирования знака соединен с вторым выходом блока коррекции, а второй вход - с выходом блока инвервыми инФормационными входами третьего и четвертого блоков памяти, вход младших разрядов второго сомножителя устройства соединен с вторыми инФормационными входами первого и тре.тьего блоков памяти, вход старшихразрядов второго сомножителя устройства соединен с вторыми инФормационными входами второго и четвертого.блоков памяти, первый выход первогоблока памяти соединен с первым входом первого сумматорапервый выходкоторого соединен с первым входомвторого сумматора, первый выход третьего блока памяти соединен с первым входом третьего сумматора, второйвход которого соединен с первым выходом второго блока памяти, первыйвыход четвертого блока памяти соединен с первым входом четвертого сумматора, второй вход которого соединен с первым выходом третьего сумматора, второй выход четвертого блокапамяти соединен с первым входом пя"того сумматора, первый выход четвертого сумматора соединен с вторым вхо 9 И 4 сии, вход первого элемента"НГ соединен со знакОвым входом первого со"множителя устройства, а выход соединен с вторыми управляющими входамипятого и шестого блоков памяти, входвторого элемента НВ соединен со знаковым входом второго сомножителя устройства, а выход соединен с управляющим входом блока инверсии, третьи управляющие входы третьего и четвертогоблоков памяти соединены со знаковымвходом первого сомножителя устройства,третий инФормационный вход пятогоблока памяти соединен с входом младших разрядов второго сомножителя уст.ройства, выход пятого блока памятисоединен с первым входом третьего сумматора, третий инФормационный входшестого блока памяти соединен с входомстарших разрядов второго сомножителя.сумматора, первый вход блока коррекции соединен с вторым выходом третьего сумматора, второй вход блока коррекции соединен со знаковым входомпервого сомножителя устройства, третий вход блока коррекции соединен свходом младших разрядов второго сомножителя устройства, первый выход шестого сумматора является третьим выходом устройства, второй вход шестого сумматора соединен с вторым выхо" дом четвертого сумматора, второй вы" ход седьмого сумматора является четвертым выходом устройства, второй вход седьмого сумматора соединен с вторым выходом шестого сумматора,ы третии вход которого соединен с вторым выходом второго сумчатора, второйвыход первого сумматора соединен стретьим входом четвертого сумматора,третий вход третьего сумматора со" единен со знаковым входом второго сомножителя устройства, выход пятого сумматора соединен с третьим входом седьмого сумматора, третий, четвертый и пятый выходы блока Формирования знака являются пятым выходом устройства, шестой и седьмой входы блока Формирования знака соединены с входом старших разрядов второго сомножи" теля устройства, знаковым входом второго сомножителя устройства, знаковым входом первого сомножителя устройства, выходом второго элемента"НЕ и выходом первого элемента НБ соответственно.Блок Формирования знака содержит два элемента И-ИЛИ-НБ и расширитель,1019442 5при этом первый вход первой группы второго элемента И-ИЛИ-НЕ является шестым входом блока, второй вход пер" вой группы второго элемента И-ИЛИ-НЕ является седьмым входом блока, первый. вход второй группы второго элемен" та И-ИЛИ-НЕ является четвертым входом блока, второй вход второй группы и первый вход третьей группы второго элемента И-ИЛИ-НЕ являются пятым входом блока, второй вход третьей группы второго элемента И-ИЛИ-НЕ подключен к выходу первого элемента И-ИЛИ-НЕ, третий вход третьей группы второго элемента И-ИЛИ-НЕ является пер вым входом блока, первый и второй входы четвертой группы второго элемента И-ИЛИ-НЕ подключены к первому и второму выходам расширителя соответственно, третий вход блока подключен к первым входам групп с первой по четвертую первого элемента И-ИЛИ-НЕ, к вторым входам групп с первой по четвертую первого элемента И-ИЛИ-НЕ подключен первый вход блока, к входам расширителя подклю-чен второй вход блока, выход второго элемента И-ИЛИ-НЕ является выходом блока.Блок коррекции содержит элементзо ИгИЛИ-НЕ и сумматор, при этом первые входы групп с первой по четвертую элемента И-ИЛИ-НЕ являются. третьим входом блока, вторые входы групп с первой по четвертую элемента И-ИЛИ-НЕ являются вторым входом блока,з выход элемента И-ИЛИ-НЕ подключен к второму выходу блока и к первому входу сумматора, к второму входу которого подключен первый вход блока, выходы сумматора подключены к перво ф му выходу блока. На Фиг. 1 изображена функциональ"ная электрическая схема предлагаемого устройства; на Фиг. 2 - блока Фор-имирования знака; на Фиг. 3 - блокакоррекции; на Фиг. 4 - блока инверсии.Устройство для умножения содержитпервый блок 1 памяти, второй 2 памяти, третий блок 3 памяти, четвертыйблок 4 памяти, пятый блок 5 памяти,вестой блок 6 памяти, первый сумматор 7, третий сумматор 8, второй сумматор 9, четвертый сумматор 1 О, пятый сумматор 11, шестой сумматор 2,седьмои сумматор 13, блок 14 Формиром9. увания знака, блок 15 инверсии,блок 16 коррекции, первый элемент НЕ 17,второй элемент НЕ 18. 6Вход 19 является входом младшейполовины кода первого сомножителя,вход 20 - вход старшей половины кддапервого сомножителя, вход 21 - знаковый разряд первого сомножителя, Вход 22является входом младшей половины кодавторого сомножителя, вход 23 - входстаршей половины кода второго сомножителя, вход 24 " знаковый разрядвторого сомножителя. На выходах 25-29получается дополнительный код произведения первого сомножителя на второйсомножитель, представленных в дополнительном коде,Блок 14 Формирования знака, входами которого являются вход 30 - седьмой вход блока 14, вход 31 - четвер"тый вход блока 14, вход 32 - пятыйвход блока 14, вход 33 - третий входблока 14, вход 34 - первый вход блока 14, вход 35 - второй вход блока 14,а выходом блока 14 является выход 36,содержит первый элемент И-ИЛИ-НЕ 37,второй элемент И-ИЛИ-НЕ 38, расширитель 39. Вход 40 является шестым входом блока 14.Блок 16 коррекции содержит элемент И-ИЛИ-НЕ 41 и сумматор 42. Вход 43является третьим входом блока 16,вход 44 - вторым входом блока 16,вход 45 - первым входом блока 16, авыход 46 - вторым выходом блока 16, выход 47 - первым выходом блока 16,Блок 15 инверсии содержит первыйэлемент ИЛИ-НЕ 48 и второй элементИЛИ-НЕ 49, Вход 50 является вторымвходом блока 15,вход 51 - первым вхо-.дом блока 15, вход 52 - третьим вхо-дом блока 15, а выход 53 - выходом блока 15,В устройстве для умножения вход 19младших разрядов первого сомножителясоединен с первыми инФормационнымивходами первого 1 и второго 2 блоковпамяти, вход 20 старших разрядов первого сомножителя соединен с первымиинФормационными входами третьего 3и четвертого 4 блоков памяти, вход 22младших разрядов второго сомножителя "с вторыми инФормационными входами первого 1 и третьего 3 блоков памяти,вход 23 старших разрядов второго со"множителя соединен с вторыми инФормационными входами второго 2 и четвертого 4 блоков памяти, первый выходпервого блока 1 памяти соединен с пер"вым входом первого сумматора ), первый выход которого соединен с первымвходом второго сумматора 9, первыи7 1019 выход третьего блока 3 памяти соединен с первым входом третьего сумматора 8, второй вход которого соединен с первым выходом второго бло" ка 2 памяти, первый выход четвертого блока 4 памяти соединен с первым входом четвертого сумматора 10, второй вход которого соединен с.первым выходом третьего сумматора 8, второй выход четвертого блока 4 памяти соеди 1 з нен с первым входом пятого сумматора 11, первый выход четвертого сумматора 10 соединен с вторым входом пятого сумматора 11, второй выход второго блока 2 памяти соединен с вторым входом второго сумматора 9, второй выход третьего блока 3 памяти соединен с вторым входом первого сумматора 7. Второй выход первого блока 1 памяти является первым выходом 25 устройства., первый выход второго сумматора 9 является вто" рцм выходом 26 устройства, первый вход блока 15 инверсии соединен с входом 20 старших разрядов первого сомножителя, а второй вход соединен с входом 19 младших разрядов первого сомножителя, первые входы шестого 12 и седьмого 13 сумматоров соединены с выходом блока 15 инверсии. Первые входы пятого 5 и шестого 6 блоков Зе памяти соединены с входом 20 старших разрядов первого сомножителя. Первый выход блока 16 коррекции, соединен с третьим" входом пятого сумматора 11. Первый вход блока 14 формирования зназб ка соединен с вторым выходом блока 16, коррекции, а второй вход " с выходом блока 15 инверсии. Вход первого эле" мента НЕ 17 соединен со знаковым вхо дом 21 первого сомножителя, а выход а соединен с вторыми управляющими-входа" ми пятого 5 и шестого 6 блоков памд" ти. Вход второго элемента НЕ 18 соеди" нен со знаковым входом 24 второго сомножителя, а выход соединен с управ ляющим входом блока 15 инверсии. Третьи управляющие входы третьего 3 .и четчетвертого.4 блоков памяти соединены со знаковым входом 21 первого сомно" жителя, выход пятого блока 5 памяти, третий информационный вход которого соединен с входом 22 младших разрядов второго сомножителя, соединен с первым входом третьего сумматора 8. Выход шестого блока б памяти, третий инфорМ мационный вход которого соединен с входом 23 старших разрядов второго сомножителя, соединен с первым входом пятого сумматора 11. Первый вход бло 442 8ка 16 коррекции соединен с вторым вы"ходом третьего сумматора 8, второйвход блока 16 коррекции соединен сознаковым входом 21 первого сомножителя, Третий вход блока 16 коррекциисоединен с входом 22 младших разрядоввторого сомножителя. Второй вход шестого сумматора 12, первый выход которого является третьим выходом 27 устройства, соединен с вторым выходомчетвертого сумматора 10, Второй входседьмого сумматора 13, выход которого является четвертым выходом 28 устройства, соединен с вторым выходомшестого сумматора 12, третий вход которого соединен с вторым выходом второго сумматора 9. Второй выход первого сумматора 7 соединен с третьим входом четвертого сумматора 10. Третийвход третьего сумматора 8 соединенсо знаковым входом 24 второго сомножителя. Выход пятого сумматора 11 сьединен с третьим. входом седьмого сум"матора 13. Третий, четвертый, пятый,шестой и седьмой входы блока 14 формирования знака, выход которого является пятым знаковым выходом 29 устройства, соединены с входом 23 старших разрядов второго сомножителя, знаковым входом 24 второго сомножителя,знаковым входом 21 первого сомножите"ля, выходом второго элементаНЕ 18 и.выходом первого элемента НЕ 17 соотве 1 ственно,Рассмотрим работу устройства напримере умножения двух 9-разрядныхсомножителей с получением 17-разряд"ного произведения. На входы устройст"ва подаются следующие коды: дополнительный код первого сомножителя (множимого 1, который состоит из младшихчетырех разрядов вход,.19 , старших четырех разрядов (вход 20 ), знакового разряда (,вход 21 ) и дополнительный код второго сомножителя ( множителя ), который также состоит измладших четырех разрядов (вход 22),старших четырех разрядов вход 23 ),знакового разряда ( вход 24). На втором выходе первого блока 1 памяти,первом выходе второго сумматора 9,первом выходе шестого сумматора 12;выходе седьмого сумматора 13 и выходе блока 14 формирования знака,т.е. на выходах 25-29 получаетсядополнительный код произведения первого сомножителя на второй сомножительПричем, выходы 25"28, результаты произведения, имеют 4-разрядныйод, а выход 29 содержит один разряд9 10194кода знака числа результата произведения. Коды множимого и множителя с .1разбиением на группы младших и старших разрядовпо четыре. разряда ) подаются в поочередной комбинации одно- звременно на адресные входы блоков 1-6.памяти, что приводит к выбору информации из соответствующей ячейки блоковпамяти, где записан код частичногопроизведения8-разрядный код ). Кодычастичных произведений с первого 1,второго 2, третьего 3, четвертого 4блоков памяти поступают для суммирования на первый 7, второй 9, третий 8,четвертый 10, пятый 11 сумм".торы,на выходе которых получается результат произведения, который требует компенсации по старшей половине восьмиразрядов числа при умножении на отрицательный множитель, что осуществляется на шестом 12 и седьмом 13 суммато 20рах. Величина, на которую необходимо.проводить. компенсацию результата про-изведения, определяется с помощью бло"ка 15 инверсии в зависимости от значения множимого и управляется инверсным знаковым разрядом множителя, свыхода второго элемента .НЕ 18. Дляположительного множителя величина навыходе. блока 15 инверсии тождественно равна нулю, .е. при этом компен- Зфсации не происходит. При умноженииотрицательного множимого вместо половины старших разрядов кода частичного произведения, выдаваемого с первого выхода третьего 3 и второго выходаз 5четвертого 4 блоков памяти, подаютсякоды частичных произведений с выходовпятого 5 и шестого б блоков памяти,которые выбираются по второму управляющему входу, подключенному к выходупервого элемента НЕ 17. Таким .образом,при отрицательном множимом происходитсуимирование на первом 7, втором 9,третьем 8, четвертом 10 и пяток 11сумматорах частичных произведений вдополнительном коде. Полученный навыходе второго 9, четвертого 10 и пятого 11 сумматоров результат произведения в дополнительном коде необходимо скорректировать для частногослучая при равенстве нулю младшихразрядов множителя. по старшей одно"четвертой группе разрядов с помощьюблока 16 коррекции,Блок 14 Формирования знака осуществляет получение знакового разряЫда результата произведения, представленного в дополнительном, коде сучетом частных случаев умножения от 42 10рицательного одного из сомножителей на другой сомножитель, равный нулю.Выполнение операции умножения для положительных множимого и множителя осуществляется путем суммирования прямых кодов частичных произведений первого 1, второго 2, третьего 3 и четвертого 4 блоков памяти на первом 7, втором 9, третьем 8, четвертом 10 и пятом 11 сумматорах без ком" пенсации на шестом 12 и седьмом 1" сумматорах. При умножении отрицательного иножимого на положительный множитель выполняется суммирование на тех же сумматорах, но уже по значению дополнительных кодов частичных произведений от прежних первого 1, второго 2, второго выхода третьего 3 и первого выхода четвертого 4 блоков памяти.и дополнительных кодов по старшей половине разрядов от пятого 5 и шестого 6 блоков памяти, результат произведения не требует компенсации на шестом 12 и седьмом 13 сумматорах, так как множитель положителен, и проходит на выход устройства без изменения. При умножении положительного множимого на отрицательный множитель работа устройства происходит в том же порядке, как и для случая обоих положительных сомножителей, за исключением введения в работу в этом случае ком-. пенсации результата произведения, которая осуществляется на шестом 12 и седьмом 13 сумматорах. При умножении отрицательных и множимого и множителя устройство работает как и в случае отрицательного множимого и положитель" ного множителя, за исключением введения в работу для этого случая компен.сации результата произведения, которая осуществляется на шестом 12 и седь. мом 13 сумматорах.Технико-зкономическая эФфективность изобретения заключается в следующем.В предлагаемом устройстве для умно" жения из-за того, что дополнительно введеные пятый и шестой блоки памяти, блок коррекции, блок Формирования знака. включены параллельно с блоками известного устройства, практически не вносится дополнительная аременнаязадержка во время перемножения со" множителей, Последовательно включен ", ные с блоками известного устройства шестой и седьмой сумматоры, также не вносят существенной дополнительной. временной задержки, так как иэ-за изменения взаимных связей между первым, 11 10 вторым, третьим и четвертым сумматорами по цепи переноса временная задержка, вносимая во время перемножения от суммирования частичных произведений на первом, втором, третьем, четвертом, пятом, шестом и седьмом сумматорах, меняется незначительно.Дополнительные аппаратурные затраты двух 9-и разрядных кодов. сомножителей при реализации устройства для умножения для блока коррекции фиг. 3.), блока Формирования знака фиг. 21, блока инверсии (Фиг. Ц составляют: одна микросхема 133 ЛЕЗ,одна микросхема 133 ИИ 2, одна микросхема 133 ЛДЗ, две микросхемы 133 ЛЕ 1, одна микросхема 133 ЛРЗ, кроме этого, для реализации шестого и седьмогр сумматоров необходимо две микросхемы 133 ИИЗ, для реализации пятого и шестого блоков памяти " две микросхемы К 55 бРТ 4, и одна микросхема 133 ЛН 1 - для первого и второго зле 19442 12ментов ЯЕ. Всего требуется дополнительно 11 корпусов микросхем.Оценивая полную реализацию устройства для рассматриваемого примера, когда его функциональные"блоки выполнены на микросхемах 133 се-.рии, а блоки памяти - на микросхемах ПЗУК 556 РТ 4, можно привести сле"дующие его характеристики: общее нев обходимое число корпусов микросхем 24, размеры монтажной платы13 х 13 см, достижимое быстродействие 282 нс, потребляемая моцность неболее 7,5 Вт.МПредлагаемое устройство для умножения вычисляет произведения чисел не только в прямых кодах, но и в дополнительных, имеет соизмеримое с из" вестным устройством быстродействие и незначительное увеличение объекта аппаратуры, необходимое для реализации новых функций.