Устройство для умножения

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕО (ИХРЕСПУБЛИК 3(59 006 Г ГОСУД ПО ДЕ Е ИЗОБРЕТЕНИЯ 1 ОПИСАН АВТОРСКОИДЕТЕЛЬСТ ТВЕННО КОМИТЕТ СССР ЗОБРЕТЕКИЙ И ОТКРЫТИЙ(56) 1.Патент СшА Р 3890496, кл. 606 Р 7/52) опублик. 1975.2. Авторское свидетельство СССР 9729587)кл.С 06 Г 7/52)1977(прототип).(54).(57) УСТРОИСТВО ДЛЯ УМНОЖЕНИЯ) содержащее регистры множимого, множи. теля и произведения, матрицу блоков умножения и суммирующий блок, причем первые входы блоков умножения каждой строки матрицы соединены с выходами .:соответствующих тетрад регистра множимого,вторые входы блоков умножения каждого столбца матрицы соединены с выходами соответствующих.тетрад регистра множителя, выходы суммирующего блока соединены со входами регистра произведения, о т л и ч а ю щ е е - с я тем, что, с целью сокращения ко личества оборудования при перемножении двоично-десятичных чисел, сумми- . рующий блок содержит двоичные сумма. торы, преобразователи двоичного, кода.БОы А в двоично-десятичный и двоично-десятичный сумматор, причем входы К -го двоичного сумматора=1)К+9- 3; й число десятичных разрядов,.множимого, й- число десятичных разрядов множителя) соединены с выходами 1-х блоков умножения-х строк матрицы (1 1)й;=1) ) А; 1+ ) =.В -2) ) ,выходы первого блока умножения первой матрицы, двоичных сумматоров с первого по (М+М)-й и М-го блока умножения М-й строки матрицы соединены со входами преобразователей двоичного кода в двоично-десятичный с. первого по (н+М)-й соответственно, р)Зй выход С-го преобразователя двоичного кода в двоично-десятичный е (Р =1Ру Р- число выходовданного преобразователя двоичного кода в дво- ично-десятичный, фв 1 й+ М)соединен.со входом ( р + ), -2)-го разря- да двоично-десятичного сумматора, первый выход первого преобразователя Я двоичного кода в двоично-десятичный ф и выходы разрядов двоично-десятично го сумматора являются выходами сумми. рующего блока, 103560050 АВОА Вг АВАТВУД ф Изобретение относится к вычисли.тельной технике и предназначено для использования в универсальных и специализированных цифровых вычислительных машинах.Известно устройство для умножения двоично-десятичных чисел, содержащее матричные множительные устРойства для выполнения двоичных умножений десятичных разрядов и устройства преобразо-, вания семираэрядных двоичных произве дений в двухраэрядные двоично-десятичные .произведения (1).Недостатком данного устройства является последовательная и множитель 1 ная работа, при которой множимое по-. 15 следовательно умножается на десятичные разряды множителя, и следователь-, но, быстродействие его невелико.Наиболее близким.является Устройство для умножения,содержащее регистры20 множимого,множителя и произведения, матрицу блоков умножения и суммирующий блок, причем первые входы блоков умножения каждой строки матрицы соединены с выходами соответствующих гРУпп регист 1 р 5 ра множимого,вторые входы блоков умно . жения каждого столбца матрицы соединеныс выходами соответствующих тетрад ре- гистра множителя, выходы суммирующего блока соединены со входами регистра произведения, выход 1 -го блока умно;4 ф жения-й строки матрицы (1 =1, ,Й; =1М й - число групп разрядов множимого; М- число групп разрядов множителя) подключены ко входам(1 + (-1)-й и ( т + ) )-й групп разря дов суммирующего блока при этом блоки умножения выполнены в виде узлов постоянной памяти 23 .Недостатком этого устройства явля. ется то, что при перемножении двоич но-десятичных чисел значительно, усложняется выполнение блоков умножения, которые должны осуществлять перемножение однораэрядных десятичных чисел, заданных в двоичном коде. При Д 5 этом, в частности, возрастает объем памяти используемых узлов постоянной памяти.Целью изобретения является сокращение количества оборудования при перемножении двоично-десятичныхчисел.Для достижения поставленной цели устройствО для умножения, содержит регистры множимого, множителя и произведения, матрицу блоков умножения и суммирующий блок, причем первые входы блоков умножения каждой строки матрицы соединены с выходами соответствующих тетрад регистра множимого, вторые входы блоков умножения каждого 60 столбца матрицы соединены с выходами соответствующих тетрад регистра множителя,вью ". суммирующего блока соедине-, ны со входа. гистра произведения, сум мирующий блок.- ержит двоичные сумма торы, преобразователи двоичного кода в двоично-десятичный и двоично-деся-: тичный сумматор, причем вход К -го двоичного сумматора (К=1 М +М; Н -число десятичных разрядов множимого, М- число десятичных разрядов множителя) соединены с выходами 1-х блоков умножения 1 -х строек матрицы И =1К;=1, М; 1 += К -2, выходы первого блока умножения первой стройки матрицы,двоичных с мматоров. с первого по ( Н + М)-й и -го блока умножения М-й строки матрицы соединены со входами преобразователей двоичного кода в двоично-десятичный с первого по (И + М)-й соответственно, р-й выход -го преобразователя двоичного кода в двоично-десятичный (= =1,Я 1 Р- число выходов данного преобразователя двоичного кода в двоично-десятичный;= 1 1( + М) соединен со входом (+ ) 2)-го разряда двоично-десятичного сумматора, первый выход первого преобразователя двоичного кода в двоично-десятичный и выхоцы разрядов двоично-десятичного сумматора являются выходами суммирующего блока.На чертеже представлена функциональная схема устройства для умноже-ния для случая умножения двух трех- разрядных десятичных чисел.Устройство содержит 1 трехразрядный регистр множимого 1, трехразрядный регистр множителя 2, шестиразрядный регистр произведения 3, девять блоков умножения 4, блок суммирования 5, в состав которого входят двоичные сумматоры б, преобразователи двоичного кода в двоично-десятичныйи двоично-десятичный сумматор 8. Блоки 4 имеют выходы 9-17, преобразователи 7 имеют выходы 18-22, сумматор 8 имеет выходы 23-28. Блоки умножения 4 могут быть комбинационными или выполнены в виде узлов постоянной памяти. Преобразователи 7 выполнены комбинацион ными.Работу устройстваможно показать на примере умножения двух-трехраэрядных десятичных чисел А А А х В В В С С СС,2На первой ступени умножения на блоках умножения 4, осуществляющих двоичное умножение, перемножаются между собой десятичные разряды множимого и множителя, поступающие с регистров 1 и 2. Первая ступень в данном примере состотит из девяти блоков умножения 4, на которых образуется девять частичных семиразрядных двоичных произведений1035600 На второй ступени в трех разрядахчастичные произведения одинаковоговеса на сумматорах 6 свертываютсяв однорядовые двоичные формыА В + А В уо 4 1 0 5А В + АЪ + А%ф А В + АВНа третьей ступени умножения одно-рядовые двоичные формы суммчастичных 10 произведений на пяти преобразователях 7 переводятся в двоично-десятичную Форму. Иэ-за увеличения числа частичных произведений в трех средних преобразователях 7 число десятичных 15 разрядов на выходе увеличено до трех.Соседние двоично-десятичные час-. тичные произведения получаются с перекрытием между собою не менее чем на один. десятичный разряд. 20На четвертой ступени умножения суммы частичных произведений в двоично-.,десятичной форме с перекрытиями на многоразрядном двоично-десятичном сумматоре 8 свертываются в оконча" тельное двоично-десятичное произведение, которое запоминается на регистре ,произведения 3. Пусть, пример, перемножаются два трехразрядных числа: :621 х 325= 201825Ао=1,Ва=5 Таблица 2 Т а б л и ц а 3 В = 2А = 2 Значениядвоично-де-,.сятичные) А = 6 Въ = 335В табл 1 приведены значения частичных произведений, получающиеся в результате перемножения десятичных разрядов сомножителей на блоках умноТа блица 1 40 жения 4. Эффективность изобретения заключается в том, что в данном устройстве использованы болеепростые двоичные блоки умножения,чтопоэволяет сокра"45 тить объемиспользуемого оборудования,.в частности, при выполнении этих блоков на узлах постоянной памяти сокращается объем памяти.1 Значениядвоич- ные Выходыблоков 4 9 10 11 12 13 14 15 16 17 05 02 10 03 04 30 06 12 18 В результате сложения частичных произведений одинакового веса на двоичных сумматорах 6 образуются соответственно двоичные значения 12, 37,18, таким образом на входе преобразователей 7 поступают соответственнодвоичные значения 05, 12, 37,18,18,В табл 2 приведены значения частичныхпроизведений в результате преобразования их в двоично-десятичную формуна преобразователях 7 Выходы пре- образователей 7 18 19 20 21 22 Значения1035600 Составитель В. Береэкинич Техред И.Гайду Корректор И.Ватрушкина Редактор А. До акаэ Патент, г. Уигород, ул. Проектная Филиал ППП 833/49 Тнраа 706ВЯИИПИ Государственного компо делам иэобретений и113035, Москва, З, Раушс Подписнотета СССРткрытийая наб., д. 4/5