Устройство для контроля умножения по модулю три

СОЮЗ СОВЯТСНИХСОЦИАЛИСТИЧЕСНИХ,РЕСПУБЛИК ОПИСАНИЕ ИЗОБРЕТ АВТОРСКОМУ СВИДЕТЕЛЬСТВУОСУДАРСТВЕННЫЙ КОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ(54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯУМНОЖЕНИЯ ПО МОДУЛЮ ТРИ, содержащеерегистры первого и второго сомножителей, блок умножения, схему срав-.нения, первый и второй регистры,.блок свертки по модулю три результата умножения, триггеры входногои выходного переносов, причем входы.первого и второго операндов устройства:соединены с информационнымивходами регистров первого и второгосомножителей соответственно, выходыкоторых соединены соответственно спервой и второй группами входовблока. умножения, выход результатаумножения которого соединен с входомблока свертки по модулю три результата умножения, вход переноса устройства соединен с входом триггеравходного переноса и с.входом переноса блока умножения, выход переносаблока умножения соединен с входомтриггера выходного переноса, выходблока свертки по модули три результата умножения соединен с первойгруппой входов первого регистра,первая и вторая группй выходов которого соединены соответственно с первой и второй группами входов схемысравнения, выход которой является контрольным выходом устройства, о т л и. ч а ю щ е е с я. тем., что, с целью повышения его быстродействия в устройство введены первый и второй блоки вычисления остатков по модулю три и сумматор остатков по модулю три, причем выходы регистра первого сомножителя соединены с . первыми группами входов первого и второго блоков вычисления остатков .по модулю три, выходы регистра второго сомножителя соединены со вторыми группами входов первого и второго блоков вычисления .остатков по модулю три, выходы которых соединены с входами второго регистра, выход контрольного кода переноса второго регистра является информационным выходом устройства, первый, второй, третий и четвертый выходы . второго регистра соединены соответ- ственно с:первым входом веса два, с первым входом веса один, с вторым вхоцом веса два, со вторым входом веса один сумматора остатков по модулю три, входы остатков по модулю три входного переноса устройства соединены соответственно с третьими, входами весов два и один сумматора остатков по модулю три, выходы . триггеров выходного и входного переносов соединены соответственно с четвертыми входами весов два и одинсумматора остатков по модулю три, выходы которого соединены с второй группой входов первого регистра, выход схемы сравнения соединен с :управлякицими входами регистров первого и. второго сом-. ножителейИзобретение относится к вычислительной технике и может быть использовано для обнаружения неисправнос-. тей арифметических устройств вычислительных машин при выполнении операций умножения шестнадцатиричных и десятичных чисел, заданных в коде 8,42.1.Известно устройство обнаружения ошибок в интернативном устройстве умножения, содержащее три блока, в одном из которых производится генерация н аккумулирование остатков сомножителей, в другом - генерация и аккумулирование остатков сомножителей на базе частичных произведений, получаемых на выходных шинах блока умножения, а в третьем блоке производится сравнение выходных даннйх первых двух блоков, Если в результате сравнения обнаруживается неравенство предсказуемого остатка: с истинным,. то выдается сигнал ошибки 11 .Недостатком описанного устройства является то, что оно не прнспособлено для контроля умножения десятичных чисел.Наиболее близким по технической сущности к предлагаемому является устройство для контроля умножения по модулю, содержащее регистры контрольных кодов множимого и множителя, входы которых являются первым и вторым входами устройства, а выходы подключены к входам формирователя .контрольных кодов мантисс множимого и множителя, входы которых являются третьими и четвертыми входами устройства, выходы соединены с входами .блока перемножения контрольных кодов мантисс, выход которого соединен с первым входом формирователя контрольного кода результата, второй вход. которого является пятым входом устройства, третий вход соединен с первым выходом блока формирования контрольного кода отбрасываемой части произведения, а выход соединен с первым входом схемы сравнения, второй вход которой соединен с выходом блока свертки результата 21 .Недостаток известного устройства - низкое быстродействие, невозможность указания точного места Неисправности, отсутствие возможности предотвращения размножения ошибок, а также его сложность.Цель изобретения - повышение быстродействия и предотвращение ошибок.Поставленная цель достигается тем, что в устройство для контроля умножения по модулю три, содержащее регистры первого и второго сомножителей, блок умножения, схему сравнения, первый и второй регистры, блок свертки по модулю три результата умножения, триггера входногои выходного переносов, причемвходы первого и второго операндовустройства соединены с информационными входами регистров первого и 5 второго сомножителей соответственно,выходы которых соединены соответственно с первой и второй группой входов блока умножения, выход результата умножения которого соединен с 10 входом блока свертки по модулю трирезультата умножения, вход переносаустройства соединен с входом триггера входного переноса и с входомпереноса блока умножения, выход пере носа блока умножения соединен с входом триггера выходного переноса,выход блока свертки по модулю. трирезультата умножения соединен спервой группой входов первого регистра, первая и вторая группа выходовкоторого соединены соответственно спервой и второй группами входов схемы сравнения, выход которой .являетсяконтрольным выходом устройства,введены первый и второй блоки вычисления.остатков по модулю три и сумматор остатков по модулю три, причемвыходы регистра первого сомножителясоединены с лервыми группами входовпервого и .второго блоков вычисленияостатков по модулю три, выходы регистра второго сомножителя соединенысо вторыми группами входов первогои второго блоков вычисления остатков по модулю три, выходы которых З 5 соединены с входами второго регистра, выход контрольного кода перено-са второго регистра является информационным выходом устройства, первый,второй, третий и четвертый выходы 40 второго регистра соединены соответственно с первым входом веса два,а первым входом веса один с вторымвходом веса два, с вторым входомвеса один сумматора остатков по модулю три, входы остатков модулятри входного переноса Устройствасоединены соответственно с третьими. входами весов два и один сумматораостатков по модулю три, выходы триг геров выходного и входного перено-сов соединены соответственно с четвертыми входами весов два и одинсумматора остатков по модулю три,выходы которого соединены с второйгруппой входов первого регистра, выход схемы сравнения соединен суправляющими входами регистров первого и второго сомножителей.На фиг. 1 представлена блок-схемаустройства; на фиг, 2 - пример шест надцатиричного умножения; на фиг,З -пример десятичного умножения.Устройство содержит регистр 1первого сомножителя, регистр 2 второго сомножителя, первый блок 3 вы числения остатков, второй блок 4 вы1072049 12 сравнения подводится предсказанный остаток 2, равный (в случае отсутствия неисправности) параллельно.вычисленному истинному остатку 2 от блока 7. Сумматор 10 остатков по модулю три производит вычисление предска-, зуемого остатка произведения посредством компонент .полученных от блоков 3 и 4, триггеров входного и выходПример выцолнения дестичного Р умножения показан на фиг. 3. Вбайт1 Ч из байта 111 поступает остатокот. входа 12 (фиг. 1), равный единице, которая вычисляется как остаток по модулю три от старшей циФры 40 произведения 7 х 7=49. Остаток 40(мод. 3) равен 1. Блок выдачи ос-.татков 1 Ч. байта формирует остаток.7 х 8(мод.З) равен 2.В результате на первых шести 45 входных шинах блока 10 будет наборостатков 211, который, складйваясьпо модулю три, дает цифру остатков2. Как видно из левой части фиг. 3,при формировании результата произведения 1 Ч байта, равного десятичному числу 41, имелись сигналы(единицы) входного и выходного переносов. В результате на выходеблока 10 будет сформирован остаток2+1(мод.З).=0 0-1(мод.З)=2. В итогеостаток, равный 2, будет сравниваться с.истинным остатком, вычисленным блоком 7 по результату произвецения 41 х 41(мод.З)=2.Устройство для контроля умноже ния по остатку обеспечивает парал"дельный контроль работы обособленных участков схемы сложного многоразрядного устройства умножения,предотвращает распространение ошиб ки, позволяет осуществить поиск .. ного переносов 8 и 9 и остатка, полученного.от информационных входов устройства 15.Рассмотрим. пример шестнадцатиричного умножения (фиг. 2),В левой части таблицы дана структура истинных остатков произведения для всех пяти байтов результата,подученного при умножении однойцифры множителя и восьми цифр мно-жимого. В правой части таблицы дает-,ая последовательность предсказанияостатков произведения для всех байтов по компонентам, полученным от. блоков вычисления, остатков 3 и 4 изначениям битов входящего и выходящего переносов.Рассмотрим эту последовательностьна примере второго байта. Цифры множимого во втором байте представленынабором 85 при множителе 3, Старшаякомпонента, полученная от младшегомножительного устройства, по весуотносящаяся к данному байту, равна О,так как Зх 4=ОС. Результат произве-,дения множителя 3 на младшую цифрумножимого 5 дает результат Оу, Младшая компонента в результате умноже- .ния множителя 3 на старшую цифрумножимого 8 определяется как 8 х 3=18.,откуда шестнадцатиричная цифра 8 относится по весу к данному байту произведения, а 1 - к старшему. В итоге. 3%числения остатков, блок 5 умножения, .результат сложения для данного набовторой регистр 7, блок 7 свертки по . ра множимого и множителя получаетсямодулю три, триггер 8 входного пере- раным 8 Р, для которого входной иноса, триггер 9 выходного переноса, выходной переносы сумматора данногосумматор 10 остатков по модулю три, байта отсутствуют. Истинный остатокпервый регистр 11 схема 12 сравнения, 5 для результата произведения 8 Увыходы 13 и 14 устройства, входы , . (мод. 3=2 подводится на схему срав-:.15 -. 18 устройства. . : нения 8.Блоки 3 и 4 предназначены для вы- Правая часть таблицы иллюстрируетчисления остатков произведения в ре-. . процесс формирования предсказуемогозультате умножения одной цифры мно остатка,жителя на две цифры множимаго. Оста- Составляющими компонентами, опреток по модулю три для старшего про 4 деляющими цифру предсказуемого.остатдукта (переноса) умножения, получен- ка, являются остаток.по модулютри,. ный от пРоизведения старшей цифры полученный от старшей части нРоизве-множимого и цифры множителя от выхо. дения множителя и старшей цифры.дов второго регистра.б., является младшего (первого) байта .Зх 4=ОС,выходом 14 устройства. 0(мод.В)0. Остаток по модулю триБлок 5 умножения может быть реадй- от произведения младшей цифры данзован любым известным способом на ного байта множимого 5 на множительэлементах, способных выдать байт 20 3 (Зх 5)=ОТ, ОР (мод.З) равен О. Оспроизведения шестнадцатиричных или таток по модулю три от младшей комдесятичных чисеп в коде 8,4.2,1, поненты произведения множителя 3 иВторой регистр б:и первый регистр старшей цифры второго байта 811 совместно с регистрами сомножи-, Зх 8 18. Остаток .8 (модЗ) 02.телей 1 и 2 .обеспечивают конвейер- . 25В итоге на входах схемы сумманый принцип контроля данных. Блок 7 тора 10 остаток па модулю три .будетсвертки по модулю три предназначенкод 200 от блоков 3 и 4 и два нуля отдпя вычисления истинного остаткатриггеров 8 и 9. С выхода блоканеисправности в пределах одной унифицированнойячейки множительного устройства, которое выдает байт произведения при умножении двух шестнадцатиричных илй десятичных цифр множимого и на одну циФру множителя,Так как неисправности выявляются при вычислении промежуточного произ.ведения, то их.регистрация производится намоного раньше, чем мог бы формироваться неверный истинный результат умножения. Механизм отключения синхронизации при возникновении ошибки наряду .с указанием местанеисправности позволяет точно фиксировать значение цифр сомножйтелей,при которых данная или: данные униФицированные ячейки выполняют непра вильное умножение. Зная вцбар цифр, при котором воз.никает ошибка, можно путем их постоянного занесения в регистры множите- ля и множимого в повторно циклическом режиме. воспроизвести картину неисправности и точно определить место неисправной микросхемы.ИПИ Заказ 127/41 Ч ( ап ППП фПат 1 О 72049 ираж. 699 Подписн жгород, ул.Проектная,