Устройство для умножения чисел в непозиционной системе счисления

(прототип). л. И 16 довательскийзических пробвченко нстием 8 о СССР ро 5 . ве СССР орское свидетельст л. С 06 Г/52, 19 ское свидетельство л. Гз )6 Г 7/38 е 19 ОО Ф ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРЙО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКР(54) (57) УСТРОЙСТ 80 ДЛЯ УМНОЖЕНИЯ ЧИСЕЛ 8 НЕПОЗИЦИОННОй СИСТЕМЕ СЧИСЛЕНИЯ, содержащее группу из (и+1) входных регистров (и - число рабочих оснований системы остаточных классов - СОК), входы которых явля" ются информационными входами устрой" ства, первую группу из (и+1) вспомогательных регистров, входы первых двух из которых подключены к выходам соответствующих входных регистров группы, первый и второй блоки памяти, первый и второй адресные регистры, первый и второй сумматоры, триггер, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения путем перемножения комплексных чисел в СОК, оно содержит вторую, третью и четвертую группы из 2 и вспомогательных .регистров, пятую и шестую группы иэ и вспомога, . тельных регистров, седьмую иэ 3(п+1)вспомогательных регистров, девятую группу иэ 2 (и+2) вспомогательных регистров,десятую, одиннадцатую, двенадцатую и тринадцатую груйпы из (и+2) вспомога, тельных регистров,.группу из и блоков умножения, первую группу из и ариф" метических блоков, вторую группу из(и+2) арифметических блоков, первую группу из и сумматоров, вторую фуп-, пу из 3(п+1) сумматоров., третью и. четвертую группы иэ (и+2) сумматоров, пятую группу иэ (и+2) сумматоров, шестую группу из (и+1) суммато"в, первый, второй, третий и четртый вспомогательные регистры, рестр интервального индекса, первыйи второй регистры переполнения, группу.из П формирователей переполнения, формирователь числа переполнений, первый блок из 2 и групп элементов И, второй блок из 2 п +2) групп элементов И, причем 20 выходов первого блока памяти подключены соответственно к входам 2 ь вспомогательных регистров второй группы, выходы 1-х из ко"торых (1 = 1,2п) подключены квходам 1-х вспомогательных регистровтретьей группы, выходы )=х (1= и+12 п) вспомогательных регист"ров второй группы подключены к первым входам 1-х блоков умножения груп"пы, выходы 1-х вспомогательных регистров: второй группы подключены квторым входам 1-х блоков умножениягруппы, второй вход умножения, второйвход деления лервого арифметического блока первой группы, первый входсложения второго, арифметического бло"ка первой группы и первый вход сложения в "го арифметического блока первой группы объединены и подключены к выходу первого вспомогательного регистра первой группы, первый вход сложения первого арифметического блокапер вой группы, второй вход умножения151015382 16интервального индейса 3421 вф+Дффвфф 1 йзаедения. На этом выполнение операркоторый записывается в регистрах 39. .ции умножения комплексных чисел А иНя девятом такте циФры д;% заканчивается.а 1 В 2 ВЗФЬ ) с выходов регистров 38 по-. , Таким образом, введение в составдеется нв первые входы сумиеторов ВО, в устройства двенадцати групп вспомов нв вторые мх входы с выходе пт 2 -го гвтельных регистров, пяти групп сум.рГИСтре 39 ПОдаЕтея цИФра рту . В рв. МетОрОВ, деуХ 6 ЛОКОВ ПО 2 П Грулпзультате на выходах сумматоров ФО в : элементов ИВ двух групп арифметисоответствии с 1,2 ) сФормируется моду- ческих блоков, Формирователей перелярный код (р 11 р увы р, рф ) дейст 46 полнения и числа переполнения, ревительной части В пройзведения Ау гистров переполнения и соответствую"в системе счисления в модулями Р, щих связей, позволяет на данном уст. Р р Р и РВ ВВ а на десятом модульйом ройстве выполнять умножение комптакте в соответствии с (3 1 будет по- лексных чисел в непозиционной систе,лучен иодулярный код ф 1 В ф Ф 3 э В О ме счисления, существенно повышая, ) мнимой части В ф искомого про- при этом скорость вычисления.1015382 НИИПИ Заказ 3217 Тираж 70 дписн иал ППП "Патент", г. Ужгород, ул. Проектнаф5382 101и второй вход деления второго арифметического блока первой группы, второйвход сложения -го арифметическогоблока первой группы объединены и под"ключены к выходу второго вспомогательного регистра первой группы, вторыевходы сложения первого и второго арифметических блоков первой группы, вто"рые входы умножения и деления и-гоариФметического блока первой группыи второй вход первого сумматора объединены и подключены к выходу и"говспомогательного регистра первойгруппы, выходы (и+1)-го вспомогательного регистра первой группы подключе"ны к входу первого вспомогательногорегистра, выход первого сумматораподключен к входу регистра интервального индекса, выходы 1-х блоков умножения группы подключены к входам )-х вспомогательных регистров третьей группы, выходы 1"х и-х вспомогательных регистров третьей группыподключены соответственно к входам1-х и ) -х вспомогательных регистровчетвертой группы,выходы ) -х из которых подключены к входам -х вспомогательных регистров пятой группы, выходы 1"х вспомогательных регистров тре"тьей группы подключены к первым вхо"дам (,2 1-1 ) групп элементов И первогоблока, выходы 1-х вспомогательных регистров пятой группы подключены кпервым входам 2 1-х групп элементов Ипервого блока, входы первого и второго адресных регистров являются соответственно первым и вторым управляю,щими входами устройства, а выходы подключены к адресным входам соответственно первого и второго блоков памяти,вторые входы элементов всех групп перФвого блока объединены и являются третьим управляющим входом устройства, выходы элементов И (-1 4 и 21-х групп первого блока подключены соответственно к первым и вторым входам 1-х формирователей переполнения группы, первые и вторые входы которых подключены к входам первого регистра переполнения, первый выход которого подключен к первому входу Формирователя числа переполнений, второй вход которого подключен к выходу триггера, вход которого является четвертым управляющим .входом устройства первые и вторые входы первого и второго сумматоров первой группы соответственно объединены и подключены к выходам соответственно первого и второго входных регистров группы,входы третьего сумматора первой группы подключены к выходам и-го и(0+1)- го входных регистров группы, выходы 1 -х сумматоров первой группы подключены к входам 1-х вспомогательных регистров шестой группы, выход первого из которь 1 х подключен к второму входу первого сумматора, а (и)-го и и-го - к входам второго сумматора, 1-е выходы 1-х арифметических блоков первой группы подключены к входамЕ-х вспомогательных регистров седьмой группы (К = 1,2,3), выходы 1-х из которых (1= 2,3,5,6,8,9) подключены к первым входам 1-х сумматоров второй группы, выходы первого, четвертого и седьмого из которых подключены к вторым входам соответственно второго, пятого и восьмого сумматоров второй группы, первые входы +2)+1) сумматоров второй группы (= 1,2 и) объединены и подключены к первому выходу четвертого вспомогательного регистра третьей группы, первый вход первого, вторые входы седьмого, десятого и одиннадцатого сумматоров второй группы объединены и подключены к первому выходу пятого вспомогательного регистра третьей группы, вторые входы первого и четвертого сумматоров второй группы объединены и подключены к выходу и-го вспомогательного регистра третьей группы, вторые входы 3-х сумматоров второй группы (3=1,2 и+1) объединены и подключены к выходу регистра интервального индекса, выходы сумматоров второй группы подключены к входам соответствующих вспомогательных регистров восьмой группы, выходы -х из которых ( = 1,4,7,10,11) подключены к первым входам сложения соответственно К = х (,К = 1,2и+2) арифметических блоков второй группы, выходы 1-х вспомогательных регистров восьмой группы ( 1= 2,5,8 ) подклюцены к вторым входам сложения соответственно К-х (К = 1,2Ь ) ариФметических блоков второй группы,выходы ) -х вспомогательных регистров восьмой группы Ц = 3,6,9,12 )подключены к первым входам умножения соответстценно К-х ( К = 1,2,3,5 )арифметических блоков второй группы,вторые входы умножения К-х ( К == 1,2И ) арифметических блоковвторой группы, выходы )=х вспомогательных регистров восьмой группы3, 6, Ч, 12 подключены к первымвходам умножения соответственно К=х1015 ков. второй группы, вторые входы ум-ножения К=х (К=1, 2, , и) арифметических блоков второй группы подключены к выходам К-х вспомогательных регистров четвертой группы, первые входы умножения (0+1 1-го и (о+2 1-го арифметических блоков второй группы подключены к вы" ходам соответственно третьего и чет-вертого регистров, входы которых подключены к соответствующим выходам второго блока памяти, вторые входы сложения ( о+1 -го и (0+2 )-го арифметических блоков второй группы объединены и подключены к выходу шестого вспомогательного регистра третьей группы, выходы суммы и произведения арифмети.ческих блоков второй группы соответственно подключены к входам вспомогательных регистров девятой группы, выходы К -й пары (К = 1,20+2) которых подключены к соответствующим входам К-х сумматоров третьей группы, выходы которых соответственно подключены к входам вспомогательных регистров десятой группы, выходы которых подключены соответственно к входам вспомогательных регистров одиннадца" той группы, выходы которых подключены соответственно к первым входам сумматоров четвертой группы, вторые 382входы которых объединены и подключены к выходу второго регистра переполнения, входом подключенного к выходу Формирователя числа переполнения, вы" ходы сумматоров четвертой группы под" ключены к входам соответствующих вспомогательных регистров десятой группы, выходы которых подключены к первым входам элементов И соответствующих четных групп второго блока, первые входы элементов И четных групп второго блока подключены к выходам соответствующих вспомогательных регистров десятой группы, вторые входы элемен"тов И всех групп второго блока объеди"иены и являются пятым управляющим вхо" дом устройства, выходы элементов И .каждой пары нечетной и четной группподключены соответственно к первыми вторым входам соответствующих сумматоров пятой группы, выходы которых подключены к входам соответствующих вспомогательных регистров три-, надцатой группы, выходы которых, кроме . (я+2)"го, подключены к первым входам соответствующих сумматоров шестой группы, вторые входы которых объединены и подключены к выходу (и+2)-го регистра тринадцатой группы, выходы сумматоров пятой группы являются выходом устройства.2Изобретение относится к ввычислитель- над множеством чисел, содержащее й ной технике и может быть использовано каскадов (И- разрядность чисел , приующ р цессорах быст" чем каждый каскад ссдержит первый рого преобразования Фурье ( БПФ ) оектированных на об аботк сур ( ПФ ), ори- регистр сомножителя, первый сумматор ку сигналов не первый управляющий триггер, выходыРю высокой разрядности. первого регистра частичного результаИзвестно устройство для умножения, та соединены с входами первого сумма;содержащее регистры, коммутаторы, фор- тора, первая шина тактовых импульсов мирователь кратных множимого, регистр устройства соединена с тактовыми вховывода, блок управления, Формирова дами триггеров и регистров, кроме тель знака, блок сложения кратных мно- того, каждый каскад устройства содержимого, сумматор порядков, блок анали- жит второй регистр частичного резульза множятеля, блок анализа множимо, о, тата, первый и второй регистры пере- формирователь сдвига, блок анализа . носов, второй регистр сомножителяцФ В неопределеннои позиции, сдвиговый ре" 15 первый и второй регистры делителя гистр и соответствующие связи1 1. второй сумматор, первый и второй блоНедостаток устройства - ограничен- ки постоянной памяти, первый и второй ная область применения, связанная с преобразователи прямого кода в дополневозможностью обработки комплексных нительный, элемент ИЛИ, одиннадцать20 триггеров, второй управляющий триггер,Наиболее близким к предлагаемому причем выходы первого, второго, тре является конвейерное устройство для тьего и четвертого триггеров соедине" выполнения арифметических операций ны соответственно с входами седьмого,3 10153восьмого, девятого и десятого триггеров, выходы пятого и шестого триггеров подключены к управляющим входампервого преобразователя прямого кодав дополнительный, входы старших раэря-.5дов которого соединены с выходами пер"вого регистра. сомножителя, а вход младшего разряда - с выходом элемента ИЛИ,входы которого соединены с выходоммладшего разряда первого регистра сомножителя и выходом первогоуправляющего триггера, который подклЮчен также к управляющему входупервого блока постоянной памяти,входы которого соединены с выходами 35четырех старших разрядов первогосумматора, а выходы - с входами одиннадцатого и двенадцатого триггеров,входы первого сумматора соединеныс выходами первого регистра переносови выходами первого преобразователя прямого кода в дополнительный,выходы первого сумматора соединеныс входами второго регистра частичного результата и второго регистра пе 25реносов, выходы первого регистра де.лителя соединены с входами второгорегистра делителя, выходы которогосодинены с входами первого регистраделителя следующего каскада устройства и входами старших разрядов вто 30рого преобразователя прямого кода в, дополнительный, вход младшего разрядакоторого соединен с выходом второгоуправляющего триггера, а управляющие. входы - с выходами одиннадцатого и 35двенадцатого триггеров, выходы второго преобразователя прямого кода вдополнительный соединены с входамивторого сумматора, другие входы которого соединены с выходами второго 40регистра перекосов и второго регистра частичного результата, выходы перекосов п+2 ) младших разрядов второгосумматора соединены с входами 1,п +2 )старших Разрядов первого Регистра пе 45рекосов следующего каскада, выходысуммы 0+2 ) младших разрядов второгосумматора соединены с входами 1,п +2)старших разрядов первого регистра.частичного результата следующего кас 50када, выходы седьмого, восьмого, девятого, десятого, одиннадцатого идвенадцатого триггеров подключены квходам второго блока постоянной памяти, выходы которого соединены соответственно с входами пятого и шестоготриггеров каскада, предшествующегопредыдущему и первого, второго, третьего и четвертого триггеров следую 82 4щего каскада, выход первого управляющего триггера соединен с входом второго управляющего триггера, выход которого подключен к входу первого уп.Равляющего триггера следующего каскада, выходы первого регистра сомножителя подключены к входам второго регистра сомножителя, выходы которогоподключены к входам первого регистрасомножителя следующего каскада, тактовые входы второго, третьего, четвертого, пятого и шестого триггеров,первого регистра переносов и первогорегистра делителя соединены с первойшиной тактовых импульсов устройства,тактовые входы седьмого, девятого,десятого, одиннадцатого и двенадцатого триггеров, второго регистра сомножителя второго регистра частичного результата, второго регистра делимогои второго управляоего триггера соединены с второй шиной тактовых импульсов устройства 2 1.Недостаток устройства - ограниченная область применения, связанная сневозможностью обработки комплексныхчисел,Цель изобретения - расширение области применения,Поставленная цель достигается тем,что устройство для умножения чиселв непозиционной системе счисления, содержащее группу из (0+1) входных регистров (Ь - число рабочих основанийсистемы остаточных классов - СОК ),входы котооых являются информационными входами устройства, первую группуиэ 0+1) вспомогательных регистров,входы первых двух иэ которых подкпюцены к выходам соответствующих входных регистров группы, первый и второйблоки памяти, первый и второй адресные регистры, первый и второй сумматоры, триггер, содержит вторую,третью и четвертую группы из 2 п вспомо-гательных регистров, пятую и шестуюгруппы иэ и вспомогательных регист"ров, седьмую из 3 И+1) вспомогательных регистров, восьмую группу иэ (и+1)вспомогательных регистров, девятую груп"пу из 2(р+2 ) вспомогательных регистров,десятую, одиннадцатую, двенадцатую итринадцатую группы изо +2 ) вспомогательных регистров, группу из и блоковумножения, первую группу из п арифметических блоков, вторую группу из0+2 арифметических блоков, первую группу из 0 сумматоров, вторую группу иэ30+ ) сумматоров, третью и четвертуюгруппы из О +2 сумматоров, пятую груп82 егистров четвертой группы, выходы 1-х из которых подключены к входам-х . вспомогательных регистров пятой груп" пы,выходы 1-х вспомогательных регист" ров третьей группы подключены к пер" вым входам 2;-1)-х групп элементов И первого блока, выходы 1-х вспомогательных регистров пятой группы подключены к первым входам 2"х групп элементов И первого блока, входы первого и второго адресных регистров являются соответственно первым и вторым управляющими входами устройства, а выходы подключены к адресным входам соответственно первого и второго бло" ков памяти, вторые входы элементов всех групп первого блока объединены и являются третьим управляющим входом устройства, выходы элементов И (2 -1 ) и 2 -х групп первого блока под.тключены соответственно к первым и вторым входам 1-х формирователей переполнения группы, первые и вторые входы которых подключены к входам первого регистра переполнения, пер" вцй выход которого подключен к первому входу формирователя числа переполнений, второй вход которого подключен к выходу триггера, вход кото" рого является четвертым управляющим входом устройства, первые и вторые входы первого и второго сумматоров, первой группы соответственно объединены и подключены к выходам соответственно первого и второго входных ре-, гистров группы, входы третьего сумма" тора первой группы подключены к анхо" дам й-го и 1 п+1 )-го входных регист" ров группы, выходц 1-х сумматоров первой группы подключены к входам 1"х вспомогательных регистров шестой груп". пц, выход первого из которых подключен к второму входу первого сумматора, а 1,п -1 )-го и о-го - к входам второго сумматора, 1 -е выходы 1 "х арифметических блоков первой группы подключены к входам-х вспомогательных регистров седьмой группы ( К = 1,2,3 ), выходы 1-х из которых (,1 = 2,3,5,6, 8,9 ) подключены к первым входам 1-х сумматоров второй группы, выходы пер- вого, четвертого и седьмого из которых подключены к вторым входам соответст- венно второго, пятого и восьмого сум" маторов второй группы, первые входы (З +2+1)-х сумматоров второй группы (- "1,211)объединены и подключены к первому выходу четвертого вспомогательного регистра третьей группы, пер" вый вход первого, вторые входы седьмоЮ БРОУЗ пу из 1,о+2) сумматоров, шестую группу иэпп+1) сумматоров, первый, второй, .третий и четвертый вспомогательные регистры, регистр интервального индек" Са первый и второй регистры переполнения, группу из о формирователей пере" полнения, Формирователь числа переполнений, первый блок из 2 Ь групп эле" ментов И, второй блок из 2 п+2) групп элементовИ, причем 2 вцходовперво е го блока памяти подключены соответст" венно к входам 2 п вспомогательных регистров второй группы, выходы 1"х из которых .(1 = 1,2й ) подключены к входам л-х вспомогательных оегистоов тоетьей гоуппц. выходы )-х ( = =й +1 2 п ) вспомогательных оегистоов втооой группы подключены к первым входам 1-х блоков умножения группы, выходы 1-х вспомогательных регистров второй группы подключены к вторым входам т-х блоков умножения группы, второй вход умножения, второй вход деления первого арифметического блока первой группы, первый вход сложения второго арифметического блока пеовой гоуппы и первый вхоа сложения и-го арифметического блока первой группы объединены и подключены к выходу первого вспомогатель" ного регистра первой группы, первый вход сложения первого арифметическо 1 го блока первой группы, второй вход умножения. и второй вход деления второго аоифметического блока первой группы, второй вход сложения о "го 35 арифметического блока первой группы объединены и подключены к выходу второго вспомогательного регистра первой группы, вторые входы сложения первого ивторого арифметическихблоков первой 49 группы, вторые входы умножения и деления О-го арифметического блока первой группы и второй вход первого сумматора объединены и подключены к выходу о-го вспомогательного регистра первой группь, выходыо+1)-го вспомогательного регистра первой группы подключены к входу первого вспомогательного регистра, выход первого сумма.эра подключен к входу второго вспомога тельного регистра, выход второго сумматора подключен к входу регистра интервального индекса, выходы 1-х блоков умножения группы подключены к входам -х вспомогательных регистрови55 третьеи группы, выходы 1 -х и -х вспомогательных регистров третьей группц подключены соответственно к входам 1-х и 1-х вспомогательных ре382 8рого регистра переполнения, входомподключенного к выходу Формирователя числа переполнения, выходы сумматоров четвертой группы подключены квходам соответствующих вспомогательных регистров десятой группы, выходыкоторых подключены к первым входамэлементов И соответствующих четныхгрупп второго блока, первые входы эле-.ментов И четных групп второго блокаподключены к выходам соответствующихвспомогательных регистров десятойгруппы, вторые входы элементов .И всехгрупп второго блока объединены и являются пятым управляющим входом устройства, выходы элементов И каждой пары нечетной и цетной групп подключены соответственно к первым и вторымвходаи соответствующих сумматоров пя.той группы, выходы которых подключе-,ны к входам соответствующих вспомогательных регистров тринадцатой группы,выходы которых, кроме (п+2)-го,.подключены к первым входам соответствующих сумматоров шестой группы, вторыевходы которых объединены и подключенык выходу (,Ь +2 )-го регистра тринадцатойгруппы, выходы сумматоров пятой группы являются выходом устройства,На чертеже представлена структурнаясхема предлагаемого устройства.Устройство содержит группувходных регистров, первую группу 2 сумматоров,.первую группу 3 вспомогательныхрегистров, первый 4 и второй 5 блокипамяти, первый 6 и второй 7 сумматоры,первый 8 и второй 9 адресные регистры,вторую 10 группу вспомогательных регистров, группу 11 из блоков умножения,первую 12 группу арифметическихблоков, третью 13, четвертую 14, пятую 5, шестую 16 и седьмую 17 группы вспомогательных регистров, вторуюгруппу 18 из четырех сумматоров восьмую 19 группу вспомогательных регистров, первый 20 и второй 21, третий 22и четвертый 23 регистры, вторую группу 24 арифметических блоков, первыйблок 25 из 20 групп элементов, девятую 26 группу вспомогательных регистров, группу 27 Формирователейпереполнения, третью 28 группу сумматоров, триггер 29, первый 30 регистрпереполнения, десятую 31 и одиннадцатую 32 группу вспомогательных регистров, формирователь 33 числа переполнения, второй 34регистр переполнения, четвертую 35 группу сумматоров,двенадцатую 36 группу вспомогательных регистров, второй блок 37 из 2(п) 7 1015го, десятого и одиннадцатого сумматоров второй группы объединены и подключены к первому выходу пятого вспомогательного регистра третьей группы,вторые входы первого и четвертого сум-зматоров второй. группы объединены иподключены к выходу 11-го вспомогательного регистра третьей группы, вторыевходы 3 1-х сумматоров второй группы1,2И+ )объединеныи подключены к выходу регистра интервального индекса, выходы сумматоров второй группы подключены к. входам соответствующих вспомогательных регистров восьмойгруппы, выходы 1-х из которых ( = 15= 1,4,7,10,11) подключены к первымвходам сложения соответственно К-х1,К = 1,20+2) арифметических бло"ков второй группы, выходы 1-х вспомогательных регистров восьмой группы ( = 2,5,8 ), подключены к вторымвходам сложения соответственно К-хК = 1,2т 1) арифметических блоковвторой группы, выходы ) "х вспомога-.тельных регистров восьмой группы( К = 1,2,3,5 ) арифметических блоковвторой группы, вторые входы умножения К"х (К = 1,2. ,й ) арифметицесЭОких блоков второй группы подключенык выходам К-х вспомогательных оегистров четвертой группы. первые входыумножения (11 +1 )-го и (11+2 )-го ариФметических блоков второй группы под"клюцены к выходам соответственно тре-З 5тьего и четвертого регистров. входыкоторых подключены к соответствующимвыходам второго блока памяти, вторыевходы сложения (Ь+1 )-го и (и+2 )-гоарифметических блоков второй груп- фопы объединены и подключены к выходушестого вспомогательного регистра третьей группы, выходы суммы и произведения арифметических блоков второй группы соответственно подключены к входам вспомогательных регистров девятой группы, выходы К-й пары К = = 1,211+2 которых подключены к соответствующим входам К-х сумматоров третьей группы, выходы которых соответственно подключены к входам вспомогательных регистров десятойгруппы, выходы которых подключены соответственно к входам вспомогательных регистров одиннадцатой группы,Ивыходы которых подключены соответственно к первым входам сумматоров цет"вертой группы, вторые входы которыхобъединены и подключены к выходу вто11 1015382На первом такте работы из блока 41памяти считывается набор вычетов у,М,ыа ю ьф.т, со 2, со, котоРые передаются в регистры 10. Цифры о; свыхода регистров 8 передаются в регистры 3, и кроме того, на первый ивторой входы сумматоров 2. В результате на выходах сумматоров 2 соответ-"ственно сформируются вычеты,10 12с 3 Р +фм у 1 2 Р Рд 5 а на выходах деленияервой 12 группы арифметических блоков сформируются: величины Р 2 Р которые передаются в соответствующие регистры 15.На втором такте второй сумматор 7 ю складывает по основанию Р вычеты, находящиеся в регистрах 15, полученная величина 1(Л )(А ф) Р,1 записывается в регистр 20 (1(Л ) - интервальный индекс числа А, определяемый по формуле, аналогичной формуле (1). В то же время вычеты со с выходов регистров 10 пересылаются в регистры 12, а также подаются на соответствующие входы. 8 результате на выходах бло" Зв ков умножения 11 группы, на выходах умножения первой 12 группы арифмети" цеских блоков и на выходе первого с ины3 И тактов и передаваемые величины входое ционный О(А"), 2(Л" )0(адрес И), 1(адрес И), 2(адрео Ы"), 3(адрес Я) вход дрес )(адрес У) 5(1), 6(1) 5(0) 6(1) 7(1), 8(1) ез ит. умматора б сформируются велич т:а ыи а,.р, и Из таблицы видно, цто на третьем такте управляющий вход 44 не воз на выходах сложения первой 12 группыарифметических блоков сформируютсявеличины Полученные величины с выходов перечисленных блоков передаютея в их выходные регистры 13 и 17, а в адресный регистр 9 передается адрес, по которому в блоке 5 памяти записана дополнительная информация о числе со .На третьем такте Работы устройства вычеты Ог из первых регистров 13 пере. сылаются в регистры 14, вычет д.4 из (и+1 )-го регистра 3 пересылается в первый регистр 20, вычеты у. с выхо" дов 1-х регистров 13 пересылается в 1-е регистры 14 и подаются на первые входы -х групп элементов И 25. 8 таб" лице для управляющих входов устройства указаны номера модульных тактов, на которых по соответствующим входам передаются те или иные величины. После номера такта в круглых скобках приводится передаваемая величина. буждается, поэтому величин группы элементов И 25 не и5382 р 2 РЗ лф И 1 2 13 101Вычеты у подаются также на соот.ветствующие входы соответствующих(= ), и)Одновременно из второго блока 5 памяти по адресу, заданному в регистре 9, считываются вычеты оп+1 и Шп+2 и передаются в регистры 22 и 23, а К -е сумматоры второй группы 18 (К= и, 2 п, 3 п, 4 п) формируют величины Благодаря конвейерной структуре предлагаемого умножителя комплексных чисел, с 2-го модульного такта на н чинается вычисление произведения А% а на третьем и четвертом тактах на" чинаются выцисления соответственно произведений Аяз" и А" чо, выполняемых так же к иШ ак в случае произведений Л мО,1 Ф На пятом такте модульные 1-е сум"маторы группы 28 (,1 = 1,2,.и ,и+1,и +2 складывают по основанию Р 1величины 5 и 5 , поступающие на. их входы. Результат сложения Р 1 по-,5 ступает в 1-е регистры 11. Параллельно с этим вычеты у и "ц (абШ")р .соответственно с выходов -х регистров 15 и ) -х регистров 13= и+1, и +2через группы элементов И 25, управля 2 ф емые посредством третьего управляющего входа 44, поступают на второй ипервый входы 1-х Формирователей 27переполнения по модулю Р., формирующих на выходах величины йо модулю два,.и которые передаются в виде 2 и единици нулей на первый регистр 30 перепол"нения. В это же время по управляющему входу 45 на триггер 29 поступает1= 1 и,и+1.35Величины, полученные в данном модульном такте, Фиксируются на соот-, ветствуоиих регистрах 19.На четвертом такте вычеты с .выходов регистров 14 ,= й +1, 0+2, и +3 пересылаются в соответствующие регистры 15, 1-е арифметические блоки второй группы 24 на выхо- . дах сложения (,1 = 1,2, п,п +1, 1 +2 Формируют величины45 у- е РЕ РФВычисленные величины передаются насоответствующие регистры 26,.Я 1-е арифметические блоки второй группы 24 на выходах умножения Формируютвелицины величина 5 , нулевое значение которой указывает на то, .что в данном такте на входы Формирователей 27 поступают цифры слагаемых вида (2 ,.а единичное значение величины 5 соответствует .случаю, когда на входы этих блоков поступают слагаемые вида 1,3 ).На шестом модульном такте вычеты р пересылаются из регистров 31 в:регистры 32, а Формирователь 33 числа переполнения определяет суммарное число переполнений, происшедшее по модулю.Р, Р 2 и Рз., Число переполнений вместе с признаком 5 передается в регистр 34, и далее на седьмом такте - на первые входы сумматоров 35, на вторые входы которых из регистров 31 подается модулярный код р,,)Величины, сформирован" ные на выходах сумматоров 35, записываются в регистры 36, откуда на, восьмом такте через четные группы элементов .И блока 37 подаются на вторые входы соответствующих.сумматоров 38, на первые входы которых через нечетные группы элементов И блока 37 с выходов регистров 31 подаются 1"е цифры интервального индекса числа А%/" 1 = 1,2Ь +2 ).В результате сумматоры 38 определя, ют модулярный код (У, с 2 д )