Устройство для умножения

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 06 Р 7/5 ГОСУД ЕНИЯ САНИ ЕТЕПЬСТВУ одержит ЬФормирования второй, треоды блокаинены соо опато: ИСТВО ДЛЯ УМН888109, о ттем, что, с целью ных возможностей умножения чисел в О ррекции и вых а исключениемвторой группы ующими входам РСТВЕННЫЙ КОМИТЕТ СССРАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Минский радиотехнический институт, ЯО 1 О 3893 дополнительном коде, оно сразрядный сумматор и блоккоррекции, причем первый,тий, четвертый и пятый вхформирования коррекции светственно с входами мномого, знака множителя,и режима работы устройстформирования коррекции свертым входом последнегония разрядных значений иблока формирования кобуферных регистров, зго буферного регистрадинены с соответстврядного сумматора,оед т жителя, множизнака множимого ва, выход блока оединен с четблока вычислероизведения выхододыцерво- соеи Ь-раз2, Устройство по п. 1, о г л и ч а ю - ш е е с я тем, что блок Формировантщ коррекции содеркит два сумматора, буферный регистр, даа григт ере, причем первый и второй входы блока Формирования коррекции соединенъ 1 соответственно с первой и вгорЬй группэй входов первого сумматоре, выход кэтэрого соединен с входом второго сумматора, выход кэторого соединен с входом буферного регистра, выход которого является выхэдэм блсъке формирования коррекции, выходы переносе первого и второго сумматоров соединены соответственно с первыми входами первого и второго триггеров, выходы кото,рых соединены соответственно с входамипереносе первого и второго сумматоров,третий вход блока формирования коррекциисоединен с первым входом разрешенияприема информации первого сумматора ивходом разрешения приема информациипервого триггера, четвертый вход блокаформирования коррекции соединен с вторым входом разрешения приеме информациипервого сумматоре и входом разрешенияприеме информации второго триггера,пятый вход блоке формирования коррекциисэединен с входом разрешения приеме информации буферного регистра, вторымивходами первого и второго триггеров, Изобретение относится к вычислительной технике и мэжег быть использовано при разработке бысгродейсгвуюших устройств для умножения чисел, представленных в любой позиционной системе счисления а дополнительном коде. Особенно эффективно его применение при использовании больших интегральных схем, а частности при разработке высокопрэизаоди тельных наращиваемых микропроцессорэв и микропроцессорных сисгем. По основному авт, са, Ь 880109 известно устройство для умножения, содержашее регистр мнэжимогэ, 1 блоков вычис"15 ления резрядньж значений произведения ( Р -число разрядэв мнэжимого), о буферньтх регистров йераэй группы ибуферных регистров второй группы, причем первые входы блокэа вычисления разрядных 2 О значений произведения соединены с выходами сэотаегстаутрших разрядоа регистра множимого, вторые входы - с входом множителя усгрэйсгва, третьи и четвертые входы - с выходами соотвегсгвуюших 25 буферных регистров первой и второй групп, входы буферных регистров первой и второй групп соединены соответственно с выходами сгвршего и младшего разряда соотаегауюших блоков вычисления разрядных значений произведения, выход первого буферного регистре второй группы подключен к выходу устрэйсгаа, четвертый вход последнегэ блоке вычисления разрядных значений произведения соединен с вхэдол35 кэррекцтщ устройстве1 1 . 2недостатком известного устройства является неаэзмэжносгь перемножения нанем чисел, представленных в дополнительном коде, что снижеег область его применения,Цель изобретения - расширение функционельнтх возможностей устройства за счетобеспечения умножения чисел в дополнительном коде,Поставленная цель достигается тем,что устройство для умнэжения дополнительно содержит И -разрядный сумматори блэк Формирования кэррекции, причемпервый, второй, третий четвертый и пятый входы блока формирования коррекциисоединены соответственно с Входами множителя, мнэжимэго, знака множителя,знака множимого и режима работы устройства, выход блока формирования коррекции соединен с четвертым входом последнего блока вычисления разрядных значенийпроизведения выход блока формированиякоррекции и выходы буферных регистров,за исключением первого буферногорегистра второй группы соединенысоответствующими входами и-разрядными входами и-разрядного сумматора.Кроме гэгэ, блэк формирования коррекции содержит два сумматоре, буферныйрегистр, даа триггера, причем первыйи вгэрой входы блоке формирования коррекции соединены соответственно с первойи второй группой входоа первого сумматора, выход которого соединен с входомвторого сумматора, выход которого соединен с входом буферного регистре,936 4ческой единицы), го в каждом такте работы устройства в сумматор 14 через его первый вход осуществляется приеминформации с входа 7 множителя устройства, а также до начала работы устройства производится запись единицы в триггер 18 через вход 11 режима устройства (в противном случае запись инфбрмации по этим каналам блокируется), Аналогично, если знак множителя отрицательный(на входе 9 присутствуег сигнал логической единицы), то в сумматор 14 черезего второй вход разрешается прием информации в каждом такте работы устройствас входа 8 множимого устройства, а также осуществляется запись единицы вгрщтер 17 по входу 1 1 до начала работыустройства (в противном случае записьинформации по этим каналам блокируется).Предлагается, что по входам 7 и 8 уст-ройства поступают в каждом такте в блок5 коррекции 1 с инверсных двоичных цифрмножителя и 1 с инверсных двоичных цифрмножимого, например, с инверсных выходов григгеров регистров множителя имножимого с цепями однотактногосдвига на 1 с разрядов (эти регистры начертеже не показаны).Запись в буферный регистр 1 6 проиэводится с разрешения сигнала на входе11 устройства только в режиме умножениячисел в дополнительном коде. Когда жеустройством производится умножение чисел в беззнаковой форме, т.е. без учетазнаков, го запись информации в буферный регистр блокируется. Буферныйрегистр выполняет в блоке 5 роль однотакгной задержки ийформации и поэтомув тех случаях, когда не требуется такаязадержка, он должен быть заменен специальной комбинационной схемой выборки.Итак, с помощью блока 5 формируетсяв каждом такте работы устройства 3 с двоичных цифр коррекции (если в устройствеосуществляется умножение чисел в дополнительном коде) .Ж тройство для умножения чисел работает следующим образом.Работу устройства для умножения чиселрассмотрим применительно кдвоично-кодированной 2 -ичной системе счисления,т.е, когда каждый разряд как множимого; гак и множителя, представляет собойнабор из 1 с двоичных цифр. В исходномсостоянии буферные регистры 3 и 4 ибуферный регистр 16 блока формированиякоррекции обнулены; в триггере 17 хранится единица, если знак множителя отрицательный; в триггере 18 хранится еди 3 1038выход которого является выходом блокаформирования коррекции, выходы переносапервого и второго сумматора соединенысоответственно с первыми входами первого и второго триггеров выходы которых5соединены соответственно с входами переноса первого и второго сумматоров, третий вход блока формирования коррекциисоединен с первым входом разрешенияприема информации первого сумматора и10входом разрешения приема информациипервого триггера, четвертый вход блокаформирования коррекции соединен с вторым входом разрешения приема информации первого сумматора и входом разрешения приема информации второго триггера,пятый вход блока формирования коррекции соединен с входом разрешения приемаинформации буферного регистра, вторымивходами первого и второго триггеров, 20На фиг, 1 изображена структурная схема устройства для умножения; на фиг, 2 блок формирования коррекции для случаядвбично-кодированной 2 -ичной системысчисления. 25Устройство для умножения содержит11 -разрядный регистр 1 множимого,блоков 2 вычисления разрядных значенийпроизведения, о буферных регистров первый 3 и второй 4 групп, блок 5 Аорми 30рования коррекции, о -разрядный сумматор 6, входы 7,8,9,10,11 соответственно множителя, множимого, знака множителя, знака множимого, режима работыустройства, выходы 12 регистра множим,го, выход 13 у,тройсгва, 35Блок формирования коррекции содержитпервый и второй сумматоры 14 и 15,буферный регистр 16, первый и второйтриггеры 17 и 18.Блоки вычисления разрядных значений40произведения комбинационного гипв могутбыть реализованы, например, с использованием ПЗУ или быстродействующих логических преобразователей информации,Может оказагъся целесообразной реализв 45ция этих блоков в виде итеративной сетиили же на основе многослойной древовиднойструктуры.Совокупность 1 -го блока 2 вычисления разрядных значениИ произведения и 501-ых буферных регистров 3 и 4 можетбыть конструктивно выполнена в видеединого модуля, реализованного, например,как большая интегральная схема,Блок формирования коррекции работает 55следующим образом.Если знак множимого отрицательныйница, если знак мнэжимэго отрицательный; в регистре 1 множимогэ записан и -разрядный 2 - и:ный кэд мнэжимого (и "к - разрядный двоичный код множимого) . 5В каждом из г первых тактов работы устройства на его вход 7 поступает параллельнодвэи 3 нь 2 х разрядов, множителя, начиная сэ стороны младших разрядов. При этом в; -ом блоке 2 вычисления 0 разрядных значений произведения осуществляется умножение 1 двоичных разрядов множителя, пэступаюших на его второй вход с входа 7 устройства, надвоичных разрядов множимэго, поступающих 15 н: его первый вход с выхэда 12-го 2 -ичнэго разряда регистра 1 множимого л прибавление к , младшим двоичным разрядам полупюшегэся при этом 2 разрядногэ произведения через четвертый и 20 третий входы блока 2 соответственно младших двоичных разрядов произведения+1-го блока 2, сформирэванных в предыдушем такте и ранимы о (1 +1) -эм буферном регистре 4 и 1 с старших двоич ных разрядов произведения-го блока 2, сформированных в предыдушем такте и хранимых в -эм б ферном регистре 3. После этого сформированные 1 с младших двоичных разрядов произведения ; -го 30 блока 2 с огэ выхода записываются в-ый регистр 4, а (с старших двоичных разрядов произведения - в 1-ый буферный регистр 3, Одновременно с формировали м в каждом такте работы устрой- З 5 ства разрядных произведений в блоках 2 устройства в блоке 5 коррекции формируется "; двэцчкых цифр коррекции, которые с задержкой в один так подаются на вход коррекции устройства. Запись40 информации в буферные регистры 3 и 4, в буферный регистр 16 и в триггеры 17 и 18 блэка 5 формирования коррекции осушествляется под действием одного и того же синхроимпульса.Вывод 2 д 2 -ичных разрядов произведения осушествляется через выход устройства для уножения 13 по % двоичных разрядов за такт. Ускоренный вывод произведения возможен за и +1 такт, для чего необходимэ в (+1)-ом такте осушествить суммирование содержимого буферных регистров 3,4 и 16 (кроме первого буфернэго регистра 4) на сумматоре 6. В устройстве для умножения используется алгоритм умножения чисел в дополнительном кэде с двумя явными коррекциями. Следует тэлько отметить, что если знаки мнэжимогэ и множителя входятв их старшие 2 -ичные цифры, то в качестве корректируюших поправок в блоке 5 коррекции используются дополнительные коды множимого и множителя, а знакрезультата эпределяется двумя старшимидвоичными разрядами наиболее значимойэ2 -ичнэй цифры произведения. Если жезнаки множимэго и множителя не являются составной частью из старших 2 -ичФных цифр (т.е, они не участвуют непосред"твенно в умножении), то в ка ботвекэрректируюших поправок в блоке 5 используются дополнения множимогэ и множителя, а знак результата дэлжен быть сформировац отдельно путем слэжения по модулю два знаков сомножителей,Технико-эко номи чес кие преимущес твапредлагаемого устройства в сравнениис извес тным с ос тоят в расширении егофункциональных возможностей за счетобеспечения умножения чисел в дополнительном коде, Кроме того, оно позволяет умножить числа в беззнаковой форме, т,е, без учета знаков, что расширяет эбласть его применения,1038936 иг. 233. Тираж 706 П одписное ВНИИПИ Государственного комитета СС по делам изобретений и открытий 113035, Москва, )К, Раушская наб