Устройство для умножения

СОЮЗ СО 8 ЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСОУБЛИК 19) Ш 10087 ИИ Д РЫТПИСАНИЕ ИЗОБРЕТЕН ТЕЛЬСТ АВТОРСКОМУ СВ УМНО ра сдв,вход СУДАРСТ 8 ЕННЫЙ КОМИТЕТ ССо елАм изоБРетений иотк(71) Ордена Ленина институт кибернетики АН Украинской ССРга, элемент И, счетчик и блок синхронизации, причем выходы регистров сдвига соединены с входами элемента И, выход которого подключен к счетному входу счетчика, первый выход блока синхронизации соединен с входами управления сдвигом первого и второго регистров сдвига, информационные входы регистров сдвига соединены с их выходами соответственно, второй выход блока синхронизации подключен к входу управления ;сдвигом счетчика, о т л и ч а ю щ е - е с я тем, что, с целью расширения функциональных возможностей путем накопления суммы парных произведений, выход младшего разряда счетчика соединен с дом старшего разряда счетчика.10 20 25 30 35 1 10Изобретение относится к вычислительнтехнике и может быть использовано вцифровых вычислительных устройствахдля умножения двоичных чисел.Известно устройство для умножения,содержащее три регистра, сумматор,блок округления, блок знака, блок управления, триггеры и логические элементы )11Недостатком этого устройства дляумножения является сложность реализации.Известно также устройство для умножения, содержащее регистр сдвига, двасчетчика-регистра, генератор импульсов,триггеры и элементы И 21Недостатки известного устройстваобусловлены низким быстродействиеми сложностью реализации.Наиболее близким к предлагаемомупо технической сущности является устройство для умножения, содержащее дварегистра сдвига, элемент И, счетчик иблок синхронизации, причем выходы регистров сдвига соединены с входамиэлемента И, выход которого подключен .к счетному входу счетчика, первый выход блока синхронизации соединен сЬходами управления сдвигом первого ивторого регистров сдвига, информационные входы регистров сдвига соединеныс их выходами соответственно, второйвыход блока синхронизации подключен квходу управления сдвигом счетчика 3Однако указанное устройство для умножения характеризуется ограниченнымифункциональными возможностями, что не Ф,позволяет формировать сумму парных произведений. 08732 2 соединен с входом старшего разрядасчетчика.На чертеже изображена структурнаясхема устройства для умножения.Устройство для умножения содержитдва регистра 1 и 2 сдвига, счетчик 3,элемент И 4 и блок 5 синхронизации.Выходы регистров 1 и 2 сдвига соединены с входами элемента И 4, выход которого подключен к счетному входу счетчика 3, Первый выход блока 5 синхронизации соединен с входами управления сдвигом регистров 1 и 2 .сдвига, Информационные входы регистров 1 и 2 сдвига соединены с их выходами соотвственно. Второй выход блока 5 синхронизации подключен к входу управления сдвигом счетчика 3, Выход младшего разряда счетчика 3 соединен с входом старшего разряда счетчика 3.Устройство для умножения работает следующим образом.Регистр 1 сдвига содержит 2 П разрядов. Счетчик 3 имеет 2 П разрядов. Младшие П разрядов регистра 1 сдвига содержит нулевые коды, а в П старших разрядах регистра 1 сдвига расположен двоичный код первого сомножителя так,что младший разряд сомножителя распо- ложен в 2 П -м разряде регистра 1 сдвига, а старший п-й разряд сомножителя расположен в (2 П - П 1 )-м разряде регистра 1 сдвига, причем щ определяет диапазон представления сомножителей ОсХс 2, щ ( ПВ младшие П разрядов регистра 2 сдви. га записывается двоичный код второго сомножителя, что в первом разряде регистра 2 сдвига содержится младшийЦель изобретения - расширение . функциональных возмржностей устройства путем накопления суммы парных произведений.Поставленная цель достигается тем, что в устройстве для умножения, содержащемдва регистра сдвига, элемент И, счетчик и блок синхронизации, причем выходы регистров сдвига соединены с входами элемента И, выход которого подключен к счетному входу счетчика, первый выход блока синхронизации соединен с входами управления сдвигом первого и второго регистров сдвига, информационные входы регистров сдвига соединены с их выходами соответственно, второй выход блока синхронизации подключен к входу управления сдвигом счет. чика, выход младшего разряда счетчика 40 45 50 55 разряд второго сомножителя, Гп-й разряд которого расположен в И-м разряде регистра 2 сдвига.Исходное состояние счетчика нулевое.Блок 5 синхронизации вырабатывает на первом выходе последовательность тактовых импульсов частоты 1, которые; поступая на входы управления сдвигом регистров 1 и 2 сдвига, сдвигают двоичные коды с выхода регистров 1 и 2 на входы элемента И 4. Блок 5 синхронизации вырабатывает также на втором выходе последовательность импульсов частоты 11 П, период следования которых определяет длительность одного цикла вычислений, равного 2 П -1 тактов,Поскольку регистр 2 сдвига содержит . на один разряд меньше, чем регистр 1, то в каждом цикле вычислений осуществляется временной сдвиг разрядов двоичСчет в счетчике 3 Сдвиг в счетчике 3 Регистры 1 и 2 00000000 00000001 10000010 01000011 10100010 01010001 10101000 00000000 10000000 01000001 10100001 01010001.10101000 01010100 0111011001110110011101100111011001110110011101100111 0110011101100111011001110110 00101010 00010101 00001011 01010100 00101010 00010110 10 3 1008 ного кода сомножителя регистра 2 отно-, сительно разрядов двоичного кода регистра 1 еВ первом цикле вычислений на выходе элемента И 4 вьщеляется сигнал младшего разряда произведения, который записывается в младший разряд счетчика 3. После окончания первого цикла. вычислений сигнал второго выхода блока 5 синхронизации поступает на вход управления сдви О гом счетчика 3 и сдвигает код младшего разряда счетчика 3 в его старший разряд. Во втором и всех последующих циклах вычислений устройство для умноже ния работает аналогичным образом. При этом во втором цикле вычислений на входах элемента И 4 происходит совпадение кодов первого и второго разрядов сомножителя регистра 1 сдвига с вторым и первым разрядами сомножителя регистра 2 соответственно, в третьем цикле вычисления совпадают первый, второй и третий разряды сомножителя регистра 1 сдвига с третьим, вторым и первым разрядами сомножителя регистра 2 соответст. венно и так далее. На выходе элемента И 4 в каждом 1 -м цикле вычислений формируется последовательность единичных сигналов произведения, вес которых соответствует разряду произведения, совпадаюшему в данном 1 -м цикле вычисления с младшим разрядом счетчика 3. Счетчик 3 накапливает последовательность единичных сигналов, действуюших на вы 35 732 4ходе элемента И 4, формируя в конце 1 -го цикла вычислений 1 -й разряд произведения, который по сигналу второго выхода блока 5 синхронизации сдвигается из младшего разряда счетчика 3 в его старший разряд. После 26 циклов вычислений в счетчике 3 формируются 2 й разрядов двоичного кода произведения двух чисел,В процессе дальнейших вычислений устройство для умножения формирует в счетчике 3 сумму парных произведений Е )( Хгде К - количество циклов."1 1)умножения.После первого цикла умножения состояние счетчика 3 будет определяться двоичным кодом произведения двух чиселМ Х к, которому во втором цикле умножения прибавляется вновь произвеЯдение двух чисел,Е Х ф Ху и т.д.Разрядность регистров 1 и 2 сдвига и счетчика 3, определенная через параметрдолжна выбираться из диапазона представления сомножителей Ох ( 2,п и диапазона представления результата так, чтобы выполнялось условие дГй Ф Р где 1 й К 4 2 РП р и м е р . формирование суммыКдвух произведений,Е Х,. Х 2 где11 2) Х 0111, а Х = 0110.1008732 Регистры 1 и 2 Счет в счетчике 3 Сдвиг в счетчике 3 10101000 01010100 функциональных возможностей путем накопления суммы парных произведе ний. Составитель В, .Баранов Редактор А. Огар Техред Т.фанта Корректор М, ШарошиЗаказ 2339/59 Тираж 704 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5филиал ППП фПатентф, г. Ужгород, ул. Проектная, 4 011101100111011001110110011101100111011001110110 Технико-экономические преимушества предлагаемого устройства по сравнению с известным заключаются в расширении 00001101 10001000 01000101 10100010 01010001 10000110 01000100 10100010 01010001 10101000