Патенты с меткой «двоичных»

Номер патента: 1481770

Опубликовано: 23.05.1989

Авторы: Самусев, Шостак

МПК: G06F 11/10

Метки: двоичных, кодов, сдвигах, сигнала, формирования, четности

...битов сдвигается выбранный байт.На входе 9 задания типа сдвига устанавливается код, определяющий вид (логический или циклический) и направление сдвига.Предусмотрены следующие типы сдвига: ЛЛ - логический сдвиг влево, ЛП - логический сдвиг вправо, ЦЛ - циклический сдвиг влево, ЦП - цилиндрический сдвиг вправо. Для задания ЛЛ, ЛП, ЦЛ, ЦП на входе 9 задания типа сдвига устройства в разрядах 21, 22 (13) устанавливаются соответственно коды 10, 11, 00, 0 1. На выходе 12 устройства формируется предсказанный сигнал четности.В качестве примера рассматривается сдвиг кода 1101100010111110 при К=16 и К:4. На входе 6 контрольных разрядов устройства устанавливается код 1111. Для осуществления сдвига на 10 разрядов на входы 7 и 8 задания величины...

Номер патента: 1495786

Опубликовано: 23.07.1989

Автор: Монашкин

МПК: G06F 7/52

Метки: двоичных, кодов, последовательных, умножения

...10, На два другихего и-разрядные входы поступят логические произведения с выходов элементов И второй 5 и третьей 6 групп,причем на первый вход и-го разрядасумматора 10 поступит значение Хз Уз,на второй вход этого же разряда - попрежнему нуль; на первый и второйвходы (и)-го разряда - значенияХ,Уз и ХзУ; на первый и второй входы (и)-го разряда - Хз У,и Х, УПоэтому частичное произведение, Аор 1495786мируемое сумматором 10, в третьемтакте имеет вид(и)-го разрядовсумматора 7 в третьем такте;3- значение третьегоразряда 2 п-разрядного произведения,которое не используется.В начале четвертого такта (послесдвига регистра 8) значения разрядов 8и ьокажутся сдвинутымив регистре 8 на два разряда по отношению к разрядам сумматора 1 О, т,е,значение 8...

Номер патента: 1495787

Опубликовано: 23.07.1989

Авторы: Опарин, Тигин, Хименко

МПК: G06F 7/56

Метки: акустооптический, двоичных, умножитель, цифровой, чисел

...в параллельном виде подается на линейку излучателей 1 . При этом при наличии "1 " в каком-либо разряде кода соответствующий излучатель 1 (например, светодиод) включается и излучает, а при наличии "О" - светодиод 1 выключается. Линза 2, формирует изизлучения каждого работающего светодиода 1 па я раллельный пучок света, который падает на оптический мультипликатор 3, причем пучки света от различных светодиодов 1 падают на мультипликатор 3 под разлйнными углами Мультиплпка тор 3 расщепляет кй 1 дый падающий на него пучок света на ш отдельных пучков, в результате чего на выходе :мультипликатора 3 каждому включенному светодиоду 1 соответствует веер из ш отдельных световых пучков. Так как углы наклона отдельных пучков этого веера к...

Номер патента: 1497614

Опубликовано: 30.07.1989

Автор: Баклан

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...коц РазряцОВ Йси5 д 4 если содержимое старшего разряца регистра 1 й,=1. Если же д,=О ий,=О на формирователь 8 поцается инверсный коц этих разрядов: й д и й 4. При Й=О и О,= на выхоце ком мутатора 9 нулевой коц, что соответ" ствует значению Й =й =й =О, если моцуль делителя равен 1/2. На цругой вход формирователя 8 через коммутатор 7 поступает содержимое пяти старших 25 разрядов регистра 2 в прямом коце, если триггер 6 находится в нулевом состоянии, или в инверсном - в противном случае. На основе поступающих сигналов в формирователе 8 вырабатывается единичное или нулевое значение сигнала, которое подается на первый вход блока 5 управления. Если Е, =1, то цикл деления содержит только совместный сдвиг регистров 2 и 3,35 который...

Номер патента: 1499444

Опубликовано: 07.08.1989

Авторы: Гроль, Динович, Карачун, Михно, Растегаев, Романкевич, Сахаров

МПК: H03K 3/84

Метки: генератор, двоичных, последовательностей, псевдослучайных«

...поступает навхоц коммутатора 11.При поступлении с соответствующейгруппы выхоцов генератора 2 псевдослучайных чисел на входы соответствующего элемента И 9 ш-разрядногопсевдослучайного кода, на выходеэтого элемента И 9 устанавливаетсясигнал логической "1", если на всехего входах присутствует уровень ло-.гической "1", или устанавливаетсяуровень логического "0", если хотябы на одном из входов этого элементаИ 9 присутствует уровень логического 0: Ицформация с выхода этогоэлемента И 9 поступает на второйвход соответствующего коммутатора11. На первый вход соответствующегоэлемента И 8, объединенный с однимиз входов соответствующего ш-входового элемента И 9, поступает псевдослучайный двоичный код, который управляет прохождением сигналов с...

Номер патента: 1501290

Опубликовано: 15.08.1989

Авторы: Астраханцев, Глебов

МПК: H04B 5/02

Метки: двоичных, передачи, приема, сигналов

...уровня в высокий в сццхросигнале на его счетном входс цри наличии ца ет о рдзрет 0 аютттем цхсд." высокого уровня сигнала. Тот же ст;ттхрс-.сигнал (фиг, 2 б) поступает и цхо тпервого счетного триггера 3, котартсйперек.тючается па переходу из .ысокого уронття и низкий в синхра"цгцдле.Выходные сттгналы второго счетноготриггера 4 (фиг. в) тт перно .о счетного гртгт с.та 3 (фцг. 3,") поступаюттта входы элема ттта ИС КЛ 1 ОЧА 10 ЩЕ 1, И;П 1 5,где скл,тдыпаются по модулю днд. Йттходной с цгпдл элемента ИСКЮЧА)011 ЕЕИЛИ 5 (4 иг, 2) предс ганляет собойотносительный биимпульсный сцгцдл,в котором н середине каждого тактового интернат присутствует переход изодного урсэття в другой, а тта границетактовых ццтернд.тан переход присутствует при...

Номер патента: 1506463

Опубликовано: 07.09.1989

Автор: Кулаковский

МПК: G08C 19/28

Метки: двоичных, комбинации, обнаружитель, сигналов

...в первом регистре 1 сдвига в Ч последовательно соединенных дополнительных регистрах 355сдвига содержится И-разрядная выборочная комбинация, образованная двоичными сигналами, принятыми в данноми в Мпредыдущих тактовых интерва 34лах, где И - число двоичных сигналов в эталоне, т,е, в обнаруживаемой комбинации, При этом в первом регистре 1 сдвига и в каждом из 1 последовательно соединенных дополнительных регистров 3 сдвига содержится ш-разрядное слово выборочной комбинации, где шМц+1Слова выборочной комбинации с ко- довых выходов первого регистра 1 сдвига и с 1 последовательно соединенных дополнительных регистров 3 сдвига поступают параллельным кодом на адресные входы первого блока 2 памяти и и дополнительных блоков 4 памяти и считывают на...

Номер патента: 1506577

Опубликовано: 07.09.1989

Авторы: Загнетов, Ложкин

МПК: H04L 27/00

Метки: двоичных, приема, сигналов

...-1 во входной информационной последовательности можнопоказать, что Р к+2= Рк,2 (-1) = 0,5 = е= еак1 соткуда следует, что а +, = О.Работу по приведенному алгоритму Реализует устройство, приведенное на фиг. 1, Сигналы снимаются с первого и второго выходов формирователя 7 опорных сигналов, Величина,Ь снимается с четвертого выхода формирователя 7 Опорных сигналов и подается на вторые нходы блоков 12 и 13 нелинейной обработки, Вычисленные н корреляторах значения корреляции ныходного сигнала фильтра 1 нижних 5тел) ности информационных сигналов Б 1, 1 = 1, 2, поэтому априорные вероятности Ропр появления на ныходе фильтра 1 нижних частот сигнала Бф (с), 3 = 1, 2, 3, 4, нельзя считать одинаковыми даже если сигналы в последовательности...

Номер патента: 1506580

Опубликовано: 07.09.1989

Авторы: Воронов, Коштоян

МПК: H04L 27/18

Метки: двоичных, передачи, приема, связи, сообщений

...блока 14, которыйопределяет какой, из системы сигналов Уолша, сигнал принят и с помощьюформирователя 16 двоичных сообщений выдает на выход системы группы информационных символов, соответствующихсигналам Уолша,Осуществление метода группированиядвоичных сообщений с последующим ихпреобразованием в сигналы Уолша позволяет увеличить число сообщений,передаваемых одним канальным сигналом.В предлагаемой системе выбираютсясигналы в зависимости о 1 т измененийпомеховой обстановки, причем обеспечивается как повышение помехозащищенности при одиночных ошибках, таки защита от пакетов смежных ошибок,формула изобретенияСистема связи для передачи и приема двоичных сообщений, содержащая на передающей стороне генератор тактовых импульсов, первый выход...

Номер патента: 1509867

Опубликовано: 23.09.1989

Авторы: Нагорнов, Орлов, Смирнов

МПК: G06F 7/02

Метки: двоичных, единиц, кодах, сравнения, числа

...разрядов контролируемого числа делится без остатка и на 50 три, и на два, либо равно нулю, т.е. при наличии уровня логической единицы на выходе четвертого элемента И 6,Остаток по модулю три, равный двумконтролируемого числа, определяетсяс помощью элемента ИЛИ-НЕ 27, какодновременное наличие логическогонуля на выходах элементов ИЛИ 23, 21,соответствующих остаткам по модулютри, равным единице и нулю соответственно, и фиксируется на контрольномвыходе 29 устройства. Результаты навсех выходах устройства имеют местопри подаче сигнала на вход 13 выдачирезультата устройства.Рассмотрим работу устройства наконкретном примере. Пусть код контролируемого числа 101110110011. В исходном состоянии триггеры групп 1 и 2устанавливаются в нулевое...

Номер патента: 1509877

Опубликовано: 23.09.1989

Авторы: Дрозд, Карпенко, Лацин, Минченко, Полин

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...в такте весовые функции с нечетным значением 1 с, а также сигнал с выхода первого разряда переноса сумматора 5, сигналы с выходов нечетных разрядов переноса сумматора 5, задержанные на регистрах 7 группы, и сигналы с выходов четных разрядов переносов сумматора 6, задержанные на регистрах 7 группы.Сигналы с выходов суммы второго и первого одноразрядных сумматоров 5 и 6 поступают соответственно на первый и второй информационные входы коммутатора 8, который под действием синхроимпульсов подключает, указанные сигналы на выход 18 устройства соответственно в первых и вторых половинах тактов,Таким образом, с выхода 18 устройства с удвоенной частотой следованиясинхроимпульсов снимается последовательный код произведения, причем впервых и вторых...

Номер патента: 1509936

Опубликовано: 23.09.1989

Авторы: Логиновский, Мурашко, Тормышев

МПК: G06F 17/18, G06F 7/06

Метки: вычисления, двоичных, порядковых, последовательности, статистик, чисел

...счетчика 2, поступающий через элемент ИЛИ 3 и элемент 1 задержки навход триггера 5, переключает его вединичное состояние. В результатеэтого элемент ИЛИ 8 закрывается, аэлемент И 7 открывается и импульсы сгенератора 13 тактовых импульсов через элементы И 7 и ИЛИ 4 начинают поступать на вход счетчика 2, меняя егосодержимое. Значение кода счетчикасоответствует порядковому номеру информационного слова, записанного врегистрах 11 сдвига,и номеру выбираемого в мультиплексорах 16 информационного канала, Поэтому при каждомизменении содержимого счетчика 2 изменяется значение кода на адресныхвходах мультиплексоров 16, а значит и номер коммутируемого мультиплексорами канала.В результате этого осуществляется 5коммутация информационных слов с выходов...

Номер патента: 1515386

Опубликовано: 15.10.1989

Авторы: Варыгин, Зайкин, Покрасс

МПК: H04L 27/22

Метки: двоичных, демодуляции, сигналов

...10. При этом содержимоео-го блока 13 памяти переписываетсяв (ц+1)-ю ячейку перебора блока 1 О,Эти операции происходят при поступлении тактового импульса. Этот шаг перебора - сдвиг,2. В течение 1-го тактового интервала на тактовые входы блока 1 О ирегистра 6 сдвига не поступает никаких импульсов, но на вторые входыблока 10 с выходов распределителя 11один за другим поступакт 2 И импульсов, при этом каждый нечетный импульс (фиг. 2 б, г, е, з) поступаеттакже на второй вход триггера 9, устанавливая его в состояние "1" (Бвход). Таким образом, триггер 9 втечение тактового интервала И разустанавливаетСя в состояние "1".Импульсы, подаваемые на вторыевходы блока 10 с нечетных выходовраспределителя 11 (счет сверху вниз),называются импульсами...

Номер патента: 1517025

Опубликовано: 23.10.1989

Авторы: Акулова, Органов

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...произведенийРазности СС и Сз никогда не принимают отрицательные значения, так как уменьшаемые всегда больше или равны вычитаемым. Поэтому в устройстве нет необходимости в использовании обратных или до полнительных кодов для представления отрицательных чисел. Формул а из обретения20Устройство для умножения двоичных чисел, содержащее регистры множимого и множителя, первый и второй блоки формирования частичных произведений, первый и второй блоки суммирования 25 частичных произведений, о т л и ч а ющ е е с я тем, что, с целью сокращения аппаратурных затрат при больших значениях и (где п - количество двоичных разрядов в каждом из сомножите О лей), в него внедены первый и второй блоки формирования вспомогательных сумм и блок вычитания...

Номер патента: 1525935

Опубликовано: 30.11.1989

Автор: Бондаренко

МПК: H04L 27/14

Метки: двоичных, квадратичный, приемник, сигналов, частотно-манипулированных

...Финк Л,М, Теория передачи дискретных сообщений. М,: Сов. радио,1970, с. 322, рис429,(57) Изобретение относится к радиосвязи и может использоваться в систмах передачи информации при построении приемников частотно-манипулированных сигналов, Цель изобретенияповышение помехоустойчивости путем устранения влияния нестабильностикоэфФициентов передачи каналов обработки сигналовУстр-во содержитканалы 1,2 обработки сигналов, решающий блок 4, г-р 5 квадратурных сигналов. Каналы 1,2 состоят из перемножителей 9 и полосовых фильтров 10,В устр-во введены три перемножителя7,8,3 и г-р 6 квадратурных сигналов.Генератоо 5 вырабатывает квадратурныесигналы полуразности частот посылок(Я,-И,)/2, а генератор 6 - полусумнычастот посылок (Ы,+У,)/2,...

Номер патента: 1532918

Опубликовано: 30.12.1989

Авторы: Дрозд, Огинский, Полин, Шапо

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...элементов 4-1, 4-24-8 первойгруппы - конъюнкции с весовыми функциями 2 ,2,22 " (1 с=0,1,2,евв,7)аНа одноразрядном сумматоре 5 складываются конъюнкции, имеющие одинаковые в такте весовые функции с четнымзначением 1 с , а также сигналы с выходов четных разрядов переносов сумма"тора 5, задержанные на регистрахгруппы 7, и сигналы с выходов нечет- .ных разрядов переносов сумматора 6,задержанные на регистрах 7 группы,Сигналы с выходов суммы однораз-.рядных сумматоров 5 и 6 поступаютна информационные входы коммутатора 8, который под действием СИ подключает указанные сигналы на выход17 устройства, в первых и вторых половинах тактов, Таким образом, с вы-:хода 17 устройства с удвоенной частотой следования синхроимпульсов СИснимается...

Номер патента: 1539767

Опубликовано: 30.01.1990

Авторы: Городкова, Простаков

МПК: G06F 7/02

Метки: двоичных, сравнения, чисел

...не равны, то блокируется первый выход узла 9 знаков, а сигнал с его второго выхода воздействует на блок 5 анализа по его второму входу, Если АВ, то сигнал по 15является на выходе 7 устройства, если АВ, - на выходе 8 устройства,Если число А0 (а=0), числоВ0 (Ь=1), то независимо от сигнала Р, на втором выходе узла 9знака - его второй части (элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 15, элементы И 13 и 14и элементы ИЛИ-НЕ 18 и 19) присутствует единичный сигнал, Нулевой сигнал с входа 10 а поступает на входсэлемента И 14, при этом на его выходе имеется нулевой сигнал. Единичныйсигнал с входа 11 Ьпоступает навход элемента ИЛИ-НЕ 18, при этом наего выходе также нулевой сигнал,Дванулевых сигнала на входах элементаИЛИ-НЕ 19 образуют на его выходе сигнал лог."1",...

Номер патента: 1543406

Опубликовано: 15.02.1990

Авторы: Самусев, Шостак, Яскульдович

МПК: G06F 11/10

Метки: двоичных, кодов, контролем, односторонних, сдвигов

...На входе 20 устройства устанавГмливается ( - - + 1) -разрядный код.кконтрольных сигналов, значение которых в каждом а-м разряде соответству;ет сумме по модулю два сигналов в соответствующей 1-й группе. разрядов кода на входе 9, где 1 = О, 1,-ЮНа входе 21 устройства устанавливается код контрольных сигналов, значение которых в каждом разряде, каки для входа 20 устройства соответствует сумме по модулю два сигналов всоответствующей группе разрядов кодана входе 19 устройства. На входе 17устройства устанавливается код величины сдвига на количество разрядов,кратное К, т.е. на количество групп 25разрядов М, где 0 И (( БКНа входе 18 устройства устанавливается кодвеличины битных сдвигов в пределах0 ш К. ЗОКод, установленный на входе 9...

Номер патента: 1552388

Опубликовано: 23.03.1990

Авторы: Глухов, Новодворский, Румянцев

МПК: H04J 3/00

Метки: асинхронного, двоичных, сигналов, синхронных, сопряжения

...сигнала и знака разностного сигнала рассогласования.В третьем цикле передачи первая группа ячеек регистра 14 отводится под информацию о рассогласовании сопрягаемых последовательностей в этом цикле, тогда как вторая группа ячеек. - под информацию второго цикла передачи и т.д, От цикла передачи к следую-. щему циклу передачи информация одной половины регистра 14 переписывается во вторую половину и стирается только в следующем цикле.В цикле передачи, в котором фазовое рассогласование сопрягаемых последовательностей, обусловленное девиацией частот, достигнет максимального значения, равного длительности С , закодированного в кодере 13, запишется в первую половину регистра 14 и после обработки быстрыми тактовыми импульсами все ячейки...

Номер патента: 1566397

Опубликовано: 23.05.1990

Авторы: Журавин, Козлов, Семенов, Трошкин

МПК: G08C 19/28

Метки: двоичных, передачи, приема, сигналов

...Например, длявходной кодовой комбинации 1111111110и предыдущей кодовой комбинации0111111111 Формируются логическиеециницы на первой и десятой позициях, так как только первые и десятыеэлементы не совпадают, и после поэлементного суммирования по модулютттцт тц 1;тучттется кодовая комбинация 10)О 00001.осле этого единичные элементы (в данном случае два элемента из десяти) передаются по прямому каналу связи, который должен обладать свойством "Чем меньше элементов сообщения, тем выше помехоустойчивость". Такое свойство имеют каналы связи с мажоритарным уплотнением, а также с другими вариантами уплотнения, если все ресурсы (энергия, мощность и т.п.) по мере увеличения числа не обслуживаемых на данном такте источников не экономятся, а...

Номер патента: 1569825

Опубликовано: 07.06.1990

Авторы: Лисник, Мазурчук, Свешникова, Стасюк

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...з Формируется величина невязки . и переноса р из старшего разряда 2,:1 вход сумматора 13 по модулю два, н; выходе которого образуется величина5 ,15 б 98256р Д+ ЗнЬ=1. Значения разрядов дели-разрядов 3 -34 поступает величинатели ЗнЬ Ь ЬЬЪ =1.0011 инвертируют- гЯ =1100, на первый вход разряда 3 вся на элементе 9 и сумматоре 7, На величина р С+) ЗнЬ=1.вторые входы разрядов сумматора 3-З Сумматор 3 - 3; Формирует значенияпоступает код 01100. На первые входы разрядов невязки Еи переноса р:11001 - код на первых входах разрядов З 01100 - код на вторых входах разрядов 3 -3+ 1 - величина а 100110 - код на выходе разрядов 3, -31Таким обРазом, Г =00110; Рз =14-44 постУпают РаэРЯды величины г файв Значение р =1 поступает на вход сум- код 0110. На...

Номер патента: 1570024

Опубликовано: 07.06.1990

Авторы: Денисенко, Клименко, Крупенин, Стрелков

МПК: H04M 3/22

Метки: двоичных, имитации, искажений, сигналов

...определяется потенциалом напряжения на втором входеэлемента И 4 и задается соответствующей установкой счетчика 8.2 импульсовблока 8, Потенциал напряжения, подаваемый на второй вход второго элемента И 4 с выхода блока 8 установки количества ошибок, Формируется следующим образом. Генератор 8,1 тактовыхимпульсов вырабатывает непрерывнуюпоследовательность импульсов, котораяс его выхода поступает на вход счетчика 8,2 импульсов. По истечении определенного заданного интервала временис выхода счетчика 8.2 импульсов напервый вход триггера 8.3 поступает импульс напряжения, который устанавливает этот триггер в единичное состояние, и с выхода данного триггера, являющегося выходом блока 8, на второйвход второго элемента И 4 поступаетпотенциал...

Номер патента: 1571579

Опубликовано: 15.06.1990

Автор: Гурьба

МПК: G06F 7/52

Метки: двоичных, деления, три, чисел

...и "01", соответственно полученнше при делении информации, поступающей с выходов регистра 1,В блоке 3 Аормирования (и)-горазряда частного анализируется информация, поступающая с (и)-го разряда регистра 1 и второго, третьеговыходов дешифратора 2, На первом выходе этого блока Аормируется едини 1 а при наличии единицы на следующих6 го входах: на третьем и втором илииа первом и третьем, или только напервом, На втором выходе этого блокаформируется единица при наличии единицы на следующих его входах: на перВом и третьем или только на втором,На третьем выходе этого блока АорМируется единица при наличии единицыйа следующих его входах: только напервом или только на третьем,Первый выход этого блока является (и)-м разрядом частного, второй и третий...

Номер патента: 1573547

Опубликовано: 23.06.1990

Авторы: Беляев, Жуков, Лось, Мухин, Толстихин, Федотов

МПК: H04J 1/16

Метки: двоичных, начальной, приема, сигналов, случайной, фазой

...в зависимости от принимаемой инФормации пятый 31 и шестой 32 интеграторы подключаются к выходам первого или второго блоков 11 или 21,Напряжение с выходов пятого 3 ишестого 32 интеграторов подается наблок 33 деления, где Формируется отнош(П)шение --- ", которое является пока( о)зателем качества принимаемой инФормации, а следовательно, и состоянияканала передачи инФормации.Счетчик 30 суммирует импульсы блока 22 синхронизации и по достижению установленного числа вырабатывает импульс сброса пятого 3 и шестого 32 интеграторов, Для полученияустойчивой оценки средних значенийстатистики число отсчетов должнобыть выбрано не менее 30,Измеренное значение показателя качества принимаемой инФормации, когда,оно становится меньше допустимогозначения...

Номер патента: 1573551

Опубликовано: 23.06.1990

Авторы: Загнетов, Ложкин

МПК: H04L 27/20

Метки: двоичных, приема, сигналов

...Р( =1) и4к Р(Б = -1) в правило вынесения решения (4) и воспользовавшись алгебраическим тождеством а (ЬстБР) =ехр пат)п ( ехр (1 пЬ.+1 пс)+ехр (1 пс 1+1 пГ) Ц можно получить алгоритм работы предлагаемого приемного устройстваПри синтезе приемного устройства предполагают, что решение о принимаемом символе выносится с задержкой на время Т, Поэтому величины Р(Я =+1)равны соответственно О,.).Величины вычисленные в сумматорах 32 и 33, будучи задержанными на время Т в блоках 42 и 43, г(редставляют собой логарифмы априорнсй вероятности того, что Р(Б= 1) и Р(Я к = -1) соответственно, Величины, вычисленные в блоках 38 и 39, будучи задержанными на время Т в блоках 27 и 44, представляют собой логарифмы априорФной вероятности того, чтэ Р(Я =1)к-)еи...

Номер патента: 1578709

Опубликовано: 15.07.1990

Авторы: Гайда, Квитка, Кожемяко, Короновский, Стратиенко

МПК: G06F 7/49, G06F 7/50

Метки: двоичных, суммирования, чисел

...кодами, а результат в виде четных С 1 и нечетных С разрядов на выходах 30, 32 и 31, 33 - только в дополнительном модифицированном коде. Если числа А и В представлены в дополнительных модифицированных кодах, то на входах 26, 28 и 27, 29 задания режима устройства должны быть нулевые, сигналы. При этом результат суммирования С (четные С и нечетные С разряды) также представлены в дополни 5157870тельном модифицированном. коде. Если число А представлено в обратном модифицированном коде а число В - в дополнительном модифицированном коде,то на входах 26, 28 задания режима5устройства должен быть единичныйсигнал, а на входах 27 и 29 нулевойсигнал, При этом, если число А отрицательное (отрицательные четные А 1 и нечетные А разряды), а число В...

Номер патента: 1580345

Опубликовано: 23.07.1990

Авторы: Корицкая, Чупров

МПК: G06F 7/04

Метки: выбора, двоичных, среднего, трех, чисел

...дешифратора, осуществляется выбор среднего из трех чисел одного знака.В случае разных знаков сравниваемых чисел выбор среднего осуществля- ется на элементах 38, 39, 41, 42, 48 и 49 дешифратора с использованием результатов сравнения пар чисел с вы5 1 ходов схем сравнения, сигналов с выходов элементов И-ИЛИ 20, 23 и 21, разрешающих выбор меньшего из соответствующей пары, и разрешающего сигнала с выхода элемента НЕ 19.Формирование выходного кода при этом аналогично случаю с числами одного знака. 580345 6дешифрации, первыми входами третьихэлементов второго и третьего узловдешифрации, второй управляющий вход5дешифратора соединен с вторыми входами вторых элементов И первого итретьего узлов дешифрации, вторымвходом первого элемента И...

Номер патента: 1587498

Опубликовано: 23.08.1990

Авторы: Годись, Дрозд, Огинский, Полин

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...диаграммами, Числа, указанные на временныхдиаграммах выходов разрядов регистров 3 и 4, означают номера разрядов множимого и множителя, причеммладшему разряду соответствует номер1, а старшему номер 8Под действием указанных последовательностей разрядов множимого и множителя на выхо,пах элементов 5 группыформируются последовательности конъюнкций, отображенных на соответствующихвременных диаграммах двухразряддтьтмикодами, которые соответственно являтотся номерами разрядоп множпмого имножителя, формируемыми элементами Игруппы. При этом на выходах элементовИ 5,1-5.8 группы формируются кодтъюдтко, т ации с весовыми функциями 2 ,2 ,22 1 . Эти конъюнкции поступают навходы блока сложения, который в каждом такте с частотой синхронизацииСИ...

Номер патента: 1587644

Опубликовано: 23.08.1990

Авторы: Данилин, Зиновьев, Зяблов, Коробков, Лицын, Портной

МПК: H03M 13/05

Метки: блочных, двоичных, декодирования, кодов, многопозиционными, сигналами, согласованных

...э,в 2 е)где К;,(В) и с,(Б) " число стираний и ошибок в 1-.м подблоке на 1-м шаге в Я-м такте; д - минимальное2 .евклидово расстояние 3-й внутренней системы сигналов; д в надежность сигнала; 22 - сигнал (с блока 18 контроля ) о правильности декодирования. Блок 20 коммутирует эту проанализированную информациюна свои Т +1 И-разрядные выходы, с которых она поступает в блок 22 суммирования, информация поступает на Т + У-раэряд 40 ных входов блока 23 выбора номера минимального числа,в котором выделяется номер информационного блока с минимальным содержимым. Этот номер используется в качестве управляющего сигнала для мультиплексора 24, кото-. рый пропускает на свой Е -разрядный3выход, соответствующий этому номеру вектор ошибок иэ блока 17...

Номер патента: 1589271

Опубликовано: 30.08.1990

Авторы: Евстифеев, Куракин, Луценко, Соколов

МПК: G06F 7/52

Метки: 12n-разрядных, двоичных, умножения, чисел

...1 с, учитывающими множитель 2" в алгоритме (2), а после прихода сиагнала Б, к операнду е подсуммируется информационная часть операнда Е, причем так, чтобы первый значащий бит операнда Е сложился с двадцать четвертым битом опе-. ранда е (фиг.36). На 27-м такте работы устройства на выходе сумматора 3 формируется маркер промежуточного операнда 1 щ (е+Ы 212 -, который поступает на первый информационный вход сумматора 4 (фиг,1), который, начиная с 28-го такта работы устройства, будет осуществлять суммирование операнда 1 с нулевыми старшими разрядами операнда Б, учитывающими множитель 2 з в алгоритме (2), На 37- м такте работы устройства действие сигнала Б з прекращается и на выходах элементов И-НЕ 31.1-31,4 устанавливаются...