Устройство для приема двоичных сигналов
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 9и 4 Ь 27/2 ПИСАНИ А ВТОРСИОМУ БРЕТЕНИ ЬСТ четыреателя них ча перемн опорны ра, че еграторнадцатьрешающийи, шесть суммаблок ычислени а анно а нелинеиных ойство обесперифмов апостеигналов 8, (С)4 блоков суммато Д е уычисление л ССР986 чиваетриорных ероятностеи(57) Изобретпередачи и иизобретения ВО ДЛЯ ПРИЕМА и тХ Гауссова шума и (С), которые з неп лоснои помехиспользуются дляомере принятогот оптимальныйналов4 ил. ем сигнала, что ре алгоритм обрабо ивости и ех. Уетр зуе сихник ии, а именнием помех приемнике, Цель изобре стойчивости повьппение поме аличии хоу ин внеполос ых помех,На фиг. 1 и 2 и ая электрическая о устройства; насления; на ображ структур- лагаемоема пр хема бло - схема негфиг е ка вычилинейно суммато блоки и 41 нетр час 3, втор перемно формиро вый 9,; ОСУДАРСТНЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГННТ СССР(56) Авторское свидетельство СР 1406822, кл, Н 04 Ь 27/20 ение относится к технике риема информации. Цельповышение помехоустойналичии внеполосных потво содержит фильтр никИзобретение относится к передачи и приема информац но к устройствам с подавле иство содержит фильтр 1 нижот, синхронизатор 2, первыйй 4, третий 5 и четвертый 6ители, второй 7 и первый 8атели опорных сигналов, первторой 10, третий 11 и четтот, синхронизатор жителя, два формир сигналов, четыре ыре инвертора, чет ров, блок вычитани етыре блока задерж нимаемых на фоне белого вынесения решения о н вертый 12 интеграторы, первый 13, второй 4, третий 15 и четвертый 16 инверторы, четвертый 17, третий 18, первый 19, второй 20, седьмой 21, восьмой 22, девятый 23 и десятый 24 сумматоры, блок 25 вычитания, решающий блок 26, первый блок 27 задержки, тринадцатый 28, одиннадцатый 29, двенадцатый 30, четырнадцатый 31, пя тый 32 и шестой 33 сумматоры, первый 34, второй 35, четвертый 36, тр тий 37, шестой 38 и пятый 39вычисления, первый 40 и второ линейные сумматоры, третий 42, четвертый 43 и второй 44 блоки задержкиБлок вычисления состоит из экспоненциальных преобразователей 45 и 46 сумматора 47 и логарифмического уси(1)о .т; БОПЕШ лителя 48, нелинейные сумматоры "остоят из экспоненциальных преобразователей 49-52, сумматора 53 и логарифмического усилителя 54.ч5Входнои сигнал устройства для приема двоичных сигналов представляет собой аддитивную смесь противоположных информационных сиг%налов Б,(С), где =1,2, длительность которых равна Т, белого Гауссового шума п(С) и внеполосной помехи , Форма передаточной характеристики фильтра 1 нижних частот такова, что спектральная плотность мощности смеси шума и помехи на выходе фильтра равномерна. Информационные сигналы, 20 прошедшие через филь гр 1 нижних частот, ,изменяют свою форму и растягиваются по длительности. Вид сигнала на выходе фильтра 1 нижних частот определяется сверткой сигнала Б (1:)м21 и импульсного отклика фильтра ц(С):Ьг, =Б (С)8(1,-С)й 1,.аЗО Длительность сигналов г (с) равна1Т+Т, если Т - длительность импульсНого отклика фильтра 1, При воздействии на последний последовательности11Сигналов Я;(С) выходной сигнал представляет суперпозицию сигналов т,(с), Опорные сигналы Яп=1,2,3,4 поступают на вторые входы перемножителей 3-6 с выходов формирователей 7 и 8 опорных сигналов, имеют длительность, равную Т, и синхронизированы с началом отклика фильтра 1 нижних%частот на входной сигнал Б (с). Фор 45 ма опорных сигналов определяется формой отклика фильтра 1 нижних частот на воздействие сигналов Б (г.). г 1 (й)+г, (С+Т)+г(й+2 Т);О; )т; сО,г,(г+2 Т)+гИ+Т)+г(е);О; 1:Т; ЕО,г, (1:+2 Т)+гИ+т)+г, (С);О; л:)Т; 0,в,(е+2 Т)+г,(Е+Т)+г,(е); Оет;ЯОп 4ЯО 1 1 Т 1 10,Если дительность импульсного отклика ц, практически определяемая Т)и не превышает по длительности величину 2 Т, корреляторы, образованные пере- множителями 3-6 и интеграторами 9-12, обеспечивают вычисление взаимной корреляции сигналов с выхода фильтранижних частот и опорных сигналов. При Т+ТС ЗТ последовательность информаМционных сигналов Я., =1,2 превращается на выходе фильтра 1 нижних частот в последовательность сигналов Б(1:), 1=1,8, причем форма этих сигналов соответствует форме опорных сигналов 1 н справедливы следующие соотношения Б 1(С) =Б, (Е); Б (г,) = -Б(с); Я,( )=Я; Я 4ОП 4Б,(е) -Я (с); Б(г) = -Бапэ (с);87 - Яапа. (с) 1 ("оп 1 (л Если учесть, что Б (1.)= - Б(С),то Б,(с)= -Я,(Е);Я 2 7( Я,= -Б,(С) Б,= -Я (2) Энергии сигналов Я,(1.) где х=1,8 на выходе фильтра 1 нижних частот, не- равны где Е; - энергия сигнала Я;(с).Сигналы Я (й), 1=1,8 образуются в результате ийтерференции з фильтре 1 нижних частот, соседних на интервале времени 3 Т входных информационных сиглналов Б (с), Корреляторы, образованные перемножителями 3-6 и интеграторами 9-12, обеспечивают вычислениевзаимной корреляции сигналов с выходафильтра 1 нижних частот и опорных сигналов, причем, если учесть (2), товместо восьми опорных сигналов можноиспользовать четыре, а для вычисления взаимной корреляции с оставшимися сигналами, полученный результатк.мационного символа Р(Я) усредняюткпоследнее выражение по двум возможным значениям информационных символовМ М. 5 (Бе РЯг ЬеБЯ К ( РЯКР(,1 Б М 1) %пЪь( 2 мф 8)т1 ОехР - . ( Ре(с) Б (а асИФ .Р БоМеа. - ";) Е 1 1 с =сопв 1) (3)В выражениях (1)-(3) каждым тр (соседнич информационным символам поставлен в соответствие сигнал Я (1)а р ,=1,8 на выходе фильтра 1 нижних частот. Для К-го информационного сигнала после усреднения справедливы следующие выражения;Р(Як 1)=Р(Б 1 к)Р(Бк-г =1)Р(Я к-; =1)+и-1)+Р(Я) Р(Б.,=1)Р(Б к; == -1)+ Р(Бак)Р(Б к-г 1)Р(Б к=1)+Р(Ббк( кр(Бк.к= -)Р(Бк., =1) Р(Бек)к кР(Б = -1)Р(Б = -1)Р(Я )40 мР(Як+1 = -1)Р(Я - 1)-Р(Бвк)1 ) кР(Я , -1 ) Р(Я =1)+Р(Б,.) Р(Я -1)Р(8- -)При синтезе алгоритма приема, мини мизиру)ощего полную вероятность ошибки, правило вынесения решения об информационном символе заключается в сравнении разноСти ло 1 арифмов апостериорных вероятностей этого симво ла с порогом, а именно Я =1,(к1 пР(Я=1)-1 пР(Я = -1) О;Б+ = -1, (4)к. 55 подставляя выражение дпя Р( =1) и4к Р(Б = -1) в правило вынесения решения (4) и воспользовавшись алгебраическим тождеством а (ЬстБР) =ехр пат)п ( ехр (1 пЬ.+1 пс)+ехр (1 пс 1+1 пГ) Ц можно получить алгоритм работы предлагаемого приемного устройстваПри синтезе приемного устройства предполагают, что решение о принимаемом символе выносится с задержкой на время Т, Поэтому величины Р(Я =+1)равны соответственно О,.).Величины вычисленные в сумматорах 32 и 33, будучи задержанными на время Т в блоках 42 и 43, г(редставляют собой логарифмы априорнсй вероятности того, что Р(Б= 1) и Р(Я к = -1) соответственно, Величины, вычисленные в блоках 38 и 39, будучи задержанными на время Т в блоках 27 и 44, представляют собой логарифмы априорФной вероятности того, чтэ Р(Я =1)к-)еи Р(Б к, = -1) соответственно. Величины, вычисленные нелинейными сумматорами 4 О и 41, сложенные в сумматорахс логарифмами априорных вероятностей,поступающих с выходов блоков 27 и 44,образуют величины:РЬЧ, =Я,+1 пР(Я=1);Положительный (отрицательный) знакразности 71-7,определяемый с помошью блока 25 вычитания и решающегоблока 2 б, соответствует тэму случаю,когда апостериорная вероятность сигнала Я,(с) больше (меньше) апостериорнойвероятности сигнала Б (с),Таким образом, введенные блоки исвязи обеспечивают, вычисление логариф- .мов апостериорных вероятностей сигнаХлов Я,и Б (г.), приним (емых на фонебелого гауссого шума и внеполоснойпомехи ) (С) к хоторье хате испопьзуются для вынесения решения о номерепринятого сигнала, что реализует оптимальный алгоритм обработки сигналов,Формула изобретенияУстройство для приема двоичных сигналов, содержащее Фильтр нг 1 жних частот, вход которого является входомустройства, а выход соединен с входом синхронизатора и первыми входами первого и второго перемножителей, выход синхронизатора соединен с входомпер 5 ного формирователя опорных сигналов, первый и второй выходы которого соединены соответственно с вторыми входами первого и второго перемножителей, выходы которых соответственно соединены с первыми входами первого и второго интеграторов, вторые входы которых соединены с третьим выходом формирователя опорных сигналов, четвертый выход которого соединен с первыми 15 входами первого и второго сумматоров, выход первого интегратора соединен с первым входом третьего сумматора и через первый инвертор с первым входом четвертого сумматора, выход второго интегратора соединен с вторым входом первого сумматора и через второй инвертор с вторым входом второго сумматора, четыре блока вычисления, первый блок задержки, выход которого 25 соединен с первым входом пятого сум - матора, вторым вхог,ом третьего сумматора и третьим входом второго сумматора, выход пятого сумматора соединен с первым входом блока вычитания, вто рой вход которого соединен с выходом шестого сумматора первый вход которого, второй вход четвертого сумматора и третий вход первого сумматора соединены с выходом второго блока за- З 5 держки, выход блока вычитания соединен с входом решающего блока, выход которого является выходом устроиства, выходы четвертого и третьего сумматоров соединены соответственно с 4 О первыми входами первого и второго блоков вычитания, о т л и ч а ю - щ е е с я тем, что, с целью говышения помехоустойчивости при наличии внеполостных помех, введены второй формирователь опорных сигналов, третий, четвертый перемножители, третий, четвертый интеграторы, третий, четвертый инверторы, седьмой - четырнадцатый сумматоры, пятый, шестой блоки вычисления, первый, второй нелиней - ные сумматоры, третий, четвертый блоки задержки, причем выход фильтра нижних частот соединен с первыми входами третьего и четвертого перемножителей, выходы которых соответственно соединены с первыми входами третьего и.четвертого интеграторов, выходсинхронизатора соединен с входом вто-. рого формирователя опорных сигналов,первый, второй, третий, четвертыйи пятый выходы которого соединенысоответственно с вторым входом четвертого перемножителя, вторым входомтретьего геремножителя, вторыми входами-третьего и четвертого интеграто-,ров, первыми входами седьмого и восьмого сумматоров, первыми входами девятого, десятого сумматоров, выходтретьего интегратора соединен с вторым входом седьмого сумматора и черезтретий инвертор с вторым входом восьмого сумматора, выход четвертогоинтегратора соединен с вторым входомдевятого сумматора и через четвертыйинвертор с вторым входом десятогосумматора, выход первого блока задержки соединен с третьими входами восьмого и десятого сумматоров, выходвторого блока задержки соединен стретьими входами седьмого и девятогосумматоров, выход первого сумматорасоединен с вторым входом второгоблока вычисления и первым входом первого нелинейного сумматора, выходвторого сумматора соединен с вторымвходом первого блока вычисления ипервым входом второго нелинейногосумматора, выход седьмого сумматорасоединен с вторым входом второгонелинейного сумматораи первым входомтретьего блока вычисления, выходвосьмого сумматора соединен с вторымвходом первого нелинейного сумматора и первым входом четвертого блокавычисления, выход девятого сумматорасоединен с третьим входом первогонелинейного сумматора и вторым входом четвертого блока вычисления, выход десятого сумматора соединен свторым входом третьего блока вычисления и третьим входом второго нелинейного сумматора, четвертый входкоторого соединен с выходом четвертого сумматора, выход третьего сумматора соединен с четвертым входомпервого нелинейного сумматора, выходкоторого соединен с вторым входомпятого сумматора, выход которого через третий блок задержки соединенс первыми входами одиннадцатого идвенадцатого сумматоров, вторые входыкоторых соответственно соединены свыходами второго и четвертого блоковвычисления, выход второго нелинейногосумматора соединен с вторым входомшестого сумматора, выход которого че 11 15 рез четвертый блок задержки соединен с первыми входами тринадцатого и четырнадцатого сумматоров, вторые входы которых соответственно соединены с выходами первого и третьего блоков выюисления, выход тринадцатого сумматора соединен с первым входом пятого блока вычисления, второй вход и выход которого соответственно соединены73551 12 с выходом двенадцатого сучматора ивходом второго блока задержки, выхододиннадцатого сумматора соединен с 5первым входомшестого блока вычисления, второй вход и выход которогосоответственно соединены " выходомчетырнадцатого сумматора и входомпервого блока задержки.1573551 едактор Н, Рогулич Т Корректор В, Кабаций Подписное КНТ СССР Производственно-издательский комбинатПатент , г.ужгород, ул. на,10 аказ 1648ИИПИ Госуд оставитель Н, Лазареваехред Л,Сердюкова Тираж 528ственного комитета по изобретени 113035, Москва, Ж, Раушская и открытиям праб. д. 4/5
СмотретьЗаявка
4377174, 12.02.1988
МОСКОВСКИЙ АВИАЦИОННЫЙ ИНСТИТУТ ИМ. СЕРГО ОРДЖОНИКИДЗЕ
ЗАГНЕТОВ ПЕТР ПЕТРОВИЧ, ЛОЖКИН АЛЕКСАНДР НИКОЛАЕВИЧ
МПК / Метки
МПК: H04L 27/20
Метки: двоичных, приема, сигналов
Опубликовано: 23.06.1990
Код ссылки
<a href="https://patents.su/8-1573551-ustrojjstvo-dlya-priema-dvoichnykh-signalov.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для приема двоичных сигналов</a>
Предыдущий патент: Устройство для передачи и приема дискретных сообщений
Следующий патент: Устройство для проведения контрольных вызовов
Случайный патент: Приспособление к устройству для взятия биологических проб