Устройство для демодуляции двоичных сигналов

СОЮЗ СОжТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК Н 04 1. 27/2 РЕТЕНИЯ АВТОРСК ДЕТЕЛЬСТВУ тр 8.8)етельство СССР 1. 27/22, 1982. ДЕМОДУЛЯЦИИ ДВО я к техник оситбретдемоель выяции мног т-,УДАРСТВЕННЫЙ КОМИТЕТЭОБРЕТЕНИЯМ И ОТКРЫТИЯМГКНТ СССР ОЛИСАНИЕ(71) Куйбышевский элинститут связи(54) УСТРОЙСТВО ДЛЯИЧНЫХ СИГНАЛОВ(57) Изобретение отнрадиосвязи. Цель изошение достоверностиво содержит расщепит ЯО, 1515 водную линию 2 задержки, блок 3 оценки импульсной реакции канала связисумматоры 4, перемножители 5, регистр 6 сдвига, блок 7 геоме ического сложения, дискриминатор , триггер 9, блок 10 формирования комбинаций двоичных сигналов, распределитель11. Для достижения цели в устр-вовведены элемент ИЛИ 12, блоки 13 памяти, триггер 14 и элемент И 15. Отличием устр-ва от прототипа являетсяпоиск наилучшей комбинации символов,следующих за анализируемым, как признаке анализируемого символа, определенном на предыдущем интервале обработки, так и при знаке, обратном этому значению. 2 ил .3 1515386Изобретение относится к технике радиосвязи, и может быть использовано в системах передачи дискретной информации по каналам связи с рассея 5 кием энергии принимаемых сигналов во времени и по частоте и является усовершенствованием известного устройства по основному авт.св. У 1078662.Цель изобретения - повышение дос товерности демодуляции.На фиг1 представлена структурная электрическая схема предлагаемого устройства; на фиг. 2 - эпюры напряжения, поясняющие его работу. 15Устройство для демодуляции двоичных сигналов содержит расщепитель 1, многоотводную линию 2 задержки, блок 3 оценки импульсной реакции канала связи, сумматоры 4, перемножители 5, 20 регистр 6 сдвига, блок 7 геометрического сложения, дискриминатор 8, триггер 9, блок 1 О формирования комбинаций двоичных сигналов, распределитель 11, элемент ИЛИ 12, блоки 13 па мяти, дополнительный триггер 14 и элемент 15.Устройство работает следующим об,разом.Сигнал с выхода канала связи пос тупает на вход расщепителя 1, на выходе которого за счет синхронного детектированияя с в заи моор тог ональ ныл и гетеродинными напряжениями образуются квадратурные компоненты Х и входного сигнала. Эти компоненты поступают на вход многоотводной линии 2 задержки в виде напряжений, постоянных на тактовом интервале Т и сменяемых на границе между соседними интервалами (фиг, 2 а) . Таким образом, на протяжении интервала обработки Т с выходов многоотводной линии 2 задержки на входы сумматоров 4 подаются отсчеты компоненты входного сигналаДалее вводятся следующие обозначения:Х - отсчет компоненты сигнала Х1,Кна -м тактовом интервале вК-ом отводе многоотводной линии 2 задержки (К=1,2 М),счет отводов ведется справаналево;юпомеха; 558 - 1-й отсчет компоненты реаке,ции канала (1=1,2 Ц, счетведется в естественной временной последовательности; а - знак 1-й информационной по 1сылки, реакция канала на которую целиком укладывается в многоотводной линии 2 задержки,В блоке 3 оценки импульсной реакции канала связи производится оценкаотсчетов Р е данной компоненты реакции канала, Эти оценки в форме медленноменяющихся сигналов поступают свыходов блока 3 на вторые входы перемножителей 5, которые помимо аналоговых (вторых) входов содержат дискретные (первые) входы и могут быть выполнены в виде электронных ключей, подающих отсчеты реакции канала с выходовблока 3 на входы сумматоров 4 то сположительным то с отрицательным весом в завиСимости от знака управляющего напряжения на их первых входах,Перемножители 5 образуют матрицупричем счет номеров строк 1 ведетсяснизу вверх, счет номеров столбцовведется справа налево, а диагоналиобъединяют первые входы перемножителей. Вводя и = К(номер диагонали),имеем для главной диагонали (К=1)= О. С перемещением вправо вверх номер диагонали уменьшается до 1-И, ас перемещением влево вниз увеличивается до И, В зависимости от того,с выходом регистра 6 сдвига или с выходом блока 10 соединены первые входыперемножителей 5, они подразделяютсяна первые (выше главной диагонали,т.е. для Ч с О) и вторые перемножители(и0). Первые перемножители 5 получают управление от регистра б сдвига.Это информационные символы Ь+,являющиеся окончательными оценкамидля передаваемых символов: Вторые перемножители 5 получают управление от блока 10, Это информационные символы Ь;, являющиеся пробными значениями (псевдооценками) дляфЬ;, = а;, и = 0,1 И,С учетом отрицательного масштабного множителя, который может быть введен или на выходах блока 3, или в перемножителях 5, или на входах сумматоров 4, на их выходах (номер сумматора 4 совпадает с номером отвода многоотводной линии 2 задержки5 151 зматрицы) образуются сигнаи столбцалы ,ц его На +к-ГГ х е= Хф,В еЕ=1Подставляя в (1) вместо Х;выражение получаемНлоСх= - (а,8- Ь;,МЕ,х) + В отсутствие помехи (Б =О) и при точной оценке реакции канала свя(8 Е х = Вр) существует комбинация Ь;+11 =а;,1, обращающая все ы.в "0". В блоке / геометрического сложения осуществляется сложение квадратов всех с,х и о к, при этом происходит сложение нулей и на вход дискриминатора 8 поступает минимально возможный нулевой сигнал .При наличии помехи или при неточной оценке реакции канала нуль на выходе блока 7 невозможен, поэтому в задачу дискриминатора 8 входит не регистрация нулевого уровня, а регистрация минимума суммы квадратов (2) (сумма по всем К,Х и У), поступающей с выхода блока 7, В общем случае этот минимум может иметь место при нарушении равенства Ъ;+ = а,+. Если минимум сигнала на выходе блока 7 достигается при Ь,+ 4 а; причемО, т,е, на этапе принятия окончательного решения относительно а то происходит ошибка при принятии сообщения, Если же неравенство Ь;+ =а, при минимуме сигнала на выходе блока 7 имеет место при 9 ) 0 (на стадии предварительного решения), то ошибки не происходит и равенство может быть восстановлено на следующем (+1)-м тактовом интервале.При этом процесс обработки принимаемого сигнала на интервале Т в предлагаемом устройстве можно разделить на следующие этапы. 5 10 15 20 25 30 35 агонали при с 1 - О) переписывается врегистр 6 сдвига, и сдвиг информациив нем на один разряд, а информационное содержание остальных Мблоков 13 переписывается в ячейки перебора блока 10. При этом содержимоео-го блока 13 памяти переписываетсяв (ц+1)-ю ячейку перебора блока 1 О,Эти операции происходят при поступлении тактового импульса. Этот шаг перебора - сдвиг,2. В течение 1-го тактового интервала на тактовые входы блока 1 О ирегистра 6 сдвига не поступает никаких импульсов, но на вторые входыблока 10 с выходов распределителя 11один за другим поступакт 2 И импульсов, при этом каждый нечетный импульс (фиг. 2 б, г, е, з) поступаеттакже на второй вход триггера 9, устанавливая его в состояние "1" (Бвход). Таким образом, триггер 9 втечение тактового интервала И разустанавливаетСя в состояние "1".Импульсы, подаваемые на вторыевходы блока 10 с нечетных выходовраспределителя 11 (счет сверху вниз),называются импульсами пробы, а импульсы, подаваемые на вторые входыблока 10 с четных выходов распределителя 11, называются импульсами возврата, При поступлении очередного импульса пробы, например, с первого(нечетного) выхода распределителя 11на вход блока 10 на (И)-м выходеблока 10, связанном с (Х)-й диагональю матрицы перемножителей, управляющий сиг нал изменяется на противополе:кный. Это один из шагов перебора (проба)Если очередная проба приводит к снижению (по сравнению с предыцущими проб.-,ми) сигнала на выходе блока I геометрического сложения, то на выходе дискриминатора 8 вознпкает импульс, который поступает на первый вход триггера 9 и устанавливает его в нулевое состояние (Е-вход). При этом с выхода триггера 9 на вход блока 10 поступает нулевой сигнал, который препятствует прохождению в схему1, На границе между (-1)-м и 1-м тактовыми интервалами производится устаноька начальных условий в блоке 10, информация из соответствующего блока 13 памяти с номером о = 0 (номер блока 13 памяти равен номеру диперебора четного импульса (импульсавозврата), Таким образом, состояние 55ячеек перебора в блоке 10, привелшее к снижению сигнала на выходе блока 7, сохраняется. При этом солержание ячеек перебора блока 10 (М-мерный вектор двоичных символов, обус 1515386типа шаг возврата в предлагаемом устройстве не реализуется независимо от того, привела ли последняя проба к снижению сигнала на выходе блока или нет. Кроме того, учитывая возможность ошибочного определения знака символа Ь; на предыдущем (1- 1)-м интервале обработки и что в этом случае наилучший вектор символов 101 -Ь ), сформированный при услоф(1вии Ъа, весьма отличен ло-структуре от а; 1 , последний /й- римпульс возврата с последнего четвертого выхода распределителя 11 подается на четвертые входы блока 10 и осуществляет возврат (осуществляет инверсию) всего вектора символовс й-Ь 1 , сформированного при услоф 1 двии Ь,+, = Ь т, 1+ . Кроме того, последний импульс возврата поступает на второй вход элемента И 15, на первый вход которого в это время подается разрешающий уровень "1" с выхода дополнительного триггера 14, который установлен в состояние "1" первым импульсом пробы, поступающим с первого нечетного выхода распределителя 11 на второй (счетный) вход дополнительного триггера 14Последний импульс возврата с выхода элемента И 15 через элемент ИЛИ 12 поступает на запускающий вход распределителя 11. После этого повторяется весь цикл работы распределителя 11 и блока 10 формирования комбинаций двоичных символов, но в качестве начальных условий, с которых на 40 чинается поиск наилучшего вектораН-символовЬ, ), при условии Ь =), - ,Ъу, 1+, в данном случае используется вектор символов, обратный наилучшему вектору символов, найденному лри условии Ь;о = Ь( 1+При этом первый импульс пробы (фиг, 2 б) второго цикла устанавливает дополнительный триггер 14 в состояние 0, запрещая тем самым прохождение последнего импульса возврата через элемент И 15 на запускающий вход распределителя 11 и запрещая55 повторный его запуск,Если во втором цикле работы распределителя 11 и блока 10 будет най-ден вектор символов Ь 1,болееф 1спохожий в смысле критерия оптимальности на действительно переданныйс Н-а,, то он будет записан в бло 1ки 13 памяти. Если такой вектор символов не будет найден, то в блоках13 памяти будет храниться наилучшийвектор символов первого цикла поиска,В предлагаемом устройстве лослелние импульсы возврата в обоих цикла;.работы распределителя 11 и блока 10выступают как дополнительные импульсы пробы в том смысле, что они формируют в блоке 10 новые комбинациисимволов Ь; ) , расширяя тем са) .,мым область поиска в пространствепринимаемых сигналов и в итоге повышая достоверность приема сообщений.Последний импульс пробы во второмцикле работы распределителя 11 меняет значение символа Ь; на исходное(Ь о - Ьп -,1+)р следующий за ним посвледний импульс возврата инвертирует1-наилучший вектор символов Ь )второго цикла поиска, осуществляя темсамым дополнительную пробу, но на запускающий вход распределителя 11 непроходит, так как на первом входеэлемента И 15 присутствует запрещающий уровень О", который снимается свыхода дополнительного триггера 14,установленного в состояние "0" первымимпульсом пробы второго цикла работыраспределителя 11. Сл едуюш,й цикл работы распр еделителя 11 начинается после прихода на запускающий вход распределителя 11 очередного тактового импульса (Фиг.2 к) который подается на вход распределителя 11 через первый вход элемента ИЛИ 12. Кроме того, очередной тактовый импульс подается на первый вход (К-вход) дополнительного триггера 14, устанавливая его в состояние 0 (фиг, 2 л) либо подтверждая это состоя ни е. Тактовый имп ульс та кже и ереписывает содержимое блока 13 памяти с номером ц=О в качестве окончательного решения относительно знака символа а; в первую ячейку регистра 6 сдвига, а содержимое остальных ячеек памяти - в ячейки перебора блока 1 О (в качестве начальных условий в первом12 1515386 2 Составитель А. МоскевиТехред А.Кравчук орректор М. Максими едактор М Подписноеоткрытиям при ГКНТ ССС аказ 6296/57 НИИПИ Государственного 113035, Тираж 626митета по изобретениям сква, Ж, Раушская нроизводственно-издательский комбинат Патент , г.Ужго л. Гагарина, 10 цикле поиска на следующем интервалеобработки).Формул а и з обр ет ения Устройство для демодуляции двоич 5 нык сигналов по авт. св. В 1078662, о т л и ч а ю щ в е с я тем, что, с целью повышения достоверности демодуляции, в него введены блоки памяти и последовательно соединенные дополнительный триггер, элемент И и элемент ИЛИ, выход которого подключен к тактовому входу распределителя, соот" ветствующие выходы .которого подключеа 1е 1 ны к второму входу элемента И и кпервому входу дополнительного триггера, второй вход которого соединен свторым входом элемента ИЛИ и с вторымвходом регистра сдвига, к первомувходу которого подключен выход одногоблока памяти, первый вход которогосоединен с выходом дискриминатора ис первыми входами других блоков памяти, выходы которых подключены к дополнительным входам блока формирования комбинаций двоичных сигналов, выходы которого соединены с вторымивходами блоков памяти.