Устройство для приема двоичных сигналов со случайной начальной фазой

515735сигнал Я . Таким образом, чередование знаков напряжения на выходе порогового блока 24 определяет порядокпоступления сигналов на входе устрой-ства,Синхронизация всего устройстваосуществляется с помощью блока 22синхронизации, где вырабатываются короткие периодические импульсы, следующие с периодом, равным длительности сигнала Т . Импульсы блока 22синхронизации запускают первый 6 ивторой 16 генераторы копий сигнала,периодически сбрасывают в ноль первый3, второй 8, третий 13 и четвертый18 интеграторы и поступают в качестве разрешающих сигналов на пороговый блок 24. На выходе последнего Формируются импульсы, нормированные по 20амплитуде и длительности,Формирование математического ожидания (средних значений) статистики,соответствующей смеси сигнала с помехой ш(Б), осуществляется с помощью 25пятого интегратора 31, а статистики,соответствующей только помехе ш(о )с помощью шестого интегратора 32,ИнФормация о том, в каком каналеприсутствует смесь сигнала с помехой 30или только помеха определяется знаком выходного напряжения пороговогоблока 24. Подключение требуемого канала к пятому 31 или шестому 32 интегратору достигается следующим образом, Между выходами первого и второгоблоков 11 и 21 и пятым и шестым интеграторами 31 и 32 установлены элементы И 26 - 29, Они устроены так,что при поступлении на их разрешающий 40вход положительных импульсов они открываются на время их действия и соединяют выход соответствующего блока11 или 21 с входом пятого 31 илишестого 32 интегратора, При отсутствии импульсов и поступлении отрицательных импульсов элементы И 26 - 29закрыты. Второй 27 и третий 28 элементы управляются напряжением с выходапорогового блока 24, а первый 26 ичетвертый 29 элементы И - выходнымнапряжением инвертора 25.Подключение выходов первого 11 ивторого 21 блоков к пятому 31 и шестому 32 интеграторам осуществляетсяследующим образом, Пусть на входеустройства присутствует сигнал Я, (й).Тогда на выходе первого блока 11,согласованного с сигналом 8 (с), от 47 6клик определяется смесью сигнала спомехой, а на выходе второго блока21, согласованного с сйгналом Я (г)наличием только помехи. На выходепорогового блока 24 в этом случае формируется положительный импульс, ана выходе инвертора 25 - отрицатель-.ный импульс, Положительный импульсс выхода порогового блока 24 открывает второй элемент И 27, которыйсоединяет выход первого блока 11 свходом пятого интегратора 31 и третий элемент И 28, который соединяетвторой блок 21 с входом шестого интегратора 32, Отрицательные импульсь 1с инвертора 25 никакого воздействияна первый 26 и четвертый 29 элементыИ не оказывают, и они остаются закрытыми,При поступлении на вход устройства сигнала 8(1) во втором блоке 21отклик определяется смесью сигналаи помехи, а в первом блоке 11 - толькопомехой, Теперь на выходе пороговогоблока 24 находится отрицательный импульс, а на выходе инвертора 25 - положительный импульс, который откроетпервый 26 и четвертый 29 элементы И ивыходы каналов, подключаемые к пятому 31 и шестому 32 интеграторам, коменяются местами. Первый блок 11 черезчетвертый элемент И 29 подключается кшестому интегратору 32, а второйблок 21 через первый элемент И 26 -к пятому интегратору 31. Таким образом, в зависимости от принимаемой инФормации пятый 31 и шестой 32 интеграторы подключаются к выходам первого или второго блоков 11 или 21,Напряжение с выходов пятого 3 ишестого 32 интеграторов подается наблок 33 деления, где Формируется отнош(П)шение --- ", которое является пока( о)зателем качества принимаемой инФормации, а следовательно, и состоянияканала передачи инФормации.Счетчик 30 суммирует импульсы блока 22 синхронизации и по достижению установленного числа вырабатывает импульс сброса пятого 3 и шестого 32 интеграторов, Для полученияустойчивой оценки средних значенийстатистики число отсчетов должнобыть выбрано не менее 30,Измеренное значение показателя качества принимаемой инФормации, когда,оно становится меньше допустимогозначения позволяет определить момент перехода на резервные каналы для повьппения достоверности принимаемой информации, Требуемое значение показателя выбирается исходя из допусти" мого уровня ошибок различия двоичных , символов1 юикОШ. Дол откуда 10 1 мин1 п 2 Рвш.долформула изобретенияУстройство для приема двоичных сигналов со случайной начальной фа,зой содержащее последовательно соеди-Эненные первый генератор копий сигнала и первый фазовращатель, послвдовательно соединенные второй генераторкопий сигнала и второй фазовращатель, последовательно соединенные первый перемножитель, первый вход которого соединен с выходом первого фазовращателя, первый интегратор, первый квад ратор, первый сумматор, первый блок извлечения квадратного корня и блок вычитания, последовательно соединенные второй перемножитель, первый , вход которого соединен с выходом пер-щ , вого генератора копий сигнала, второй интегратор и второй квадратор, выХод которого соединен с вторым входом ,первого сумматора, последовательно соединенные тРетий перемножитель, первый вход которого соединен с выходом второго генератора копий сигнала, третий интегратор, третий квад.Ратор, второй сумматор и второй блок извлечения квадратного корня, выход 40 которого подключен к второму входу блока вычитания, последовательно соединенные четвертый перемножитель, первый вход которого соединен с выходом фаэовращателя четвертый интегратори четвертый квадрагор, выход которого подключен к второму входу второго сумматора, причем вторые входыпервого, второго, третьего и четвертого перемножителей объединены, о тл и ч а ю щ е е с я тем, что, сцелью повьппения достоверности приемаза счет оценки отношения сигнал/помеха, введены широкополосный фильтр,вход которого является входом устройства, а выход подключен к объединенным вторым входам первого, второго,третьего и четвертого перемножителей,последовательно соединенные пороговыйблок, первый вход которого соединенс выходом блока вычитания и инвертор,четыре элемента И, последовательносоединенные пятый интегратор, первыйвход которого соединен с объединенными выходами первого и второго элементов И, и блок деления, выход которогоявляется выходом устройства, шестойинтегратор, первый вход которого соединен с объединенными выходами третьего и четвертого элементов И, а вы-,ход подключен к второму входу блокаделения, первые входы первого и третьего элементов И соединены с выходомвторого блока извлечения квадратногокорня, первые входы второго и четвертого элементов И соединены соответственно с выходом второго блока извлечения квадратного корня, вторые входы первого и четвертого элементов И соединены с выходом инвертора, вторые входы второгои третьего элементов И соединены с выходом порогового блока, счетчик,выход которого соединен с вторымивходами пятого и шестого интеграторов,блок синхронизации, первый выход которого соединен с вторыми входами первого и второго интеграторов и входомсинхронизации первого генератора копий сигнала, второй выход блока синхронизации соединен с вторыми входамитретьего и четвертого интеграторов ивходом синхронизации второго генератора копий сигнала, третий выход блокасинхронизации соединен с вторым входом порогового блока и входом счетчика,