Патенты с меткой «двоичных»

Номер патента: 1714583

Опубликовано: 23.02.1992

Авторы: Лаврентьев, Мельников, Опарин, Тигин, Хименко

МПК: G06E 1/04

Метки: акустооптический, двоичных, умножитель, цифровой, чисел

...регистр 14 генератор 15 акустической частоты, модулятор 16 и усилитель 17, нагруженный на электро- акустический преобразователь АОМ 4.Генератор 15, модулятор 16 и усилитель 17 являются обычными узлами любого акустооптицеского устройства.Сдвиговый регистр 14 служит для хранения перемножаемых чисел и преобразования их кода из параллельной Формы в последовательную. Этот регистр содержит три и-разрядных секции, соединенных последовательно по цепи сдвига. В первую и вторую секции записываются (в параллельном виде) перемножаемые числа, а во все разряды второй секции записываются нули, При выдаче информации из регистра в последовательном виде эти нули и сФормируют защитный временной промежуток. Для выдачи последовательного кода в требуемое...

Номер патента: 1714604

Опубликовано: 23.02.1992

Авторы: Латыпов, Нурутдинов, Столов

МПК: H03M 13/47

Метки: двоичных, последовательностей

...сигнал с выхода которого через элемент ИЛИ 6 переключает счетчик 1 в нулевое состояние независимо от результата сравнения в блоке 5. Таким образом, устройство функционирует согласно диаграмме переходов (фиг,2).Предлагаемое устройство отличается отизвестных технических решений возможно 5 стью настройки СА в зависимости от конкретного вида контролируемой последовательности. Блок 3 программируется так, чтодиаграмма переходов устройства совпадаетс диаграммой на фиг.2, при этом блок 310 программируется по любой настроечной последовательности Со; ССк, К 4,2"-1, гдеСо, С 1 Ск- конечный отрезок контролируемой информационной последовательности, а К - конечное состояние устройства15 после поступления всей информационнойпоследовательности,Если...

Номер патента: 1718384

Опубликовано: 07.03.1992

Автор: Гусев

МПК: H03M 7/00

Метки: активной, двоичных, декодирования, кодов, паузой

...активной посылкой. В качествепримера на фиг. 2 показан частотный код, вкотором символ "1" передается частотой 11. 15а пауза (Символ "0") - частотой 12, Ряд авторов рассматривает активную паузу как символ "2" некоторого троичного кода без "0"(см., например,1, с. 66), поэтому в дальнейшем будем использовать в описании также 20два символа "1" и "2", чтобы отличить активную паузу от пассивной (когда на временной позиции присутствует физический "0"),Будем считать, что в принимаемом коде введены зоны стирания по каждому из 25символов - "1" и "2". Так, например, длякода, показанного на фиг. 2, эти зоны могутбыть введены относительно выходных сигналов фильтров частот т 1 и т 2Овых(11) и Овых(52) соответственно (см, фиг. 303).....

Номер патента: 1735852

Опубликовано: 23.05.1992

Авторы: Самусев, Шостак, Шпаков

МПК: G06F 11/10

Метки: двоичных, кодов, предсказания, сдвигах, сигналов, четности

...на выходе 15.признака четности узла сигнал четности выдвигаемых разрядов. На выхо"дах 14 узлов группы 2 формируютсясигналы четности остающихся разрядов, которые обраэовываются путемсложения по модулю два выдвигаемыхинформационных разрядов и контрольного разряда байта,На входы каждого -го узла свертки по модулю два группы 3 поступаютсигнал с выхода 14 1"го узла груп-пы 2 и сигналы с выходов 15 Я)"гои (х+1)-го узлов группы 2 (1 1 б 4),В зависимости от сигнала на входе8 задания направления сдвига устройства узлы группы 3 формируют предсказанные сигналы четности байтовпутем сложения по модулю два сигналас .выхода 14 соответствующего узлагруппы 2 с сигналом с выхода 15 од"ного иэ соседних узлов группы 2,Результирующие сигналы поступают...

Номер патента: 1736007

Опубликовано: 23.05.1992

Авторы: Величко, Фатхи

МПК: H03M 13/00

Метки: двоичных, декодирования, кодов, мажоритарного

...на вход устройства, помимо декодера 7 подается на сумматор 4 и ключ 3. На сумматоре 4 происходит сложение по модулю два первого и второго пов" торов. Результат этой суммы записыва-, ется в информационный регистр 1. При этом первый повтор информации, записанный в данный регистр, поступает на ключ 3, осуществляющий логическое перемножение первого и второго повто- ров информации, Результат логического перемножения записывается в регистр5Это позволяет в случае искажения од- -ноименных позиций первого и. третьегоповторов исключить выдачу получателюзаведомо ложной информации.С отсчетом 2 п-го такта работы генератора тактовых импульсов (ГТИ)счетчик 13, рассчитанный на отсчет3 п тактов, формирует на первом выходесигнал единицы, переводящий...

Номер патента: 1737445

Опубликовано: 30.05.1992

Автор: Кирий

МПК: G06F 7/58

Метки: генератор, двоичных, зависимых, кодов, линейно, независимых, случайных

...зависимых кодов, необходимо получить нули на главнойдиагонали, что математически реализуется 55с помощью неполного умножения единичной марицы на некоторую константу, задающую линейную зависимость, например,для константы 10000 получают следующуюматрицу:10000 00000 00100 00010 00001 00000 00000 00000 при константе (11111) единичная матрица формул а изобретен ия Генератор линейно зависимых и независимых случайных двоичных кодов, содержащий многоразрядный регистр сдвига, датчик случайных двоичных чисел и генератор тактовых импульсов, о т л и ч а ю щ и й с я тем, что, с целью уменьшения времени перенастройки и упрощения задания закона зависимости случайных кодов, в него дополнительно введены регистр сдвига, регистр маски, группа...

Номер патента: 1743003

Опубликовано: 23.06.1992

Авторы: Жуков, Малофей, Николаев, Резинько, Шевченко

МПК: H03M 13/00

Метки: двоичных, декодирования, кодов, повторении, сообщений, трехкратном

...последовательности тактовых импульсов, поступающих на тактовый вход 14 устройства, в последовательности синхроимпульсов в СИ 1, СИ 2, СИЗ, которые появляются на соответствующих выходах блока 3 синхронизации в момент приходасоответственно символов А 1, А 2, АЗ.Счетчик 4 символов представляет собой двоичный двухразрядный счетчик и предназначен для подсчета числа единиц, поступивших на его счетный вход с выхода блока.2 коррекции, Счет происходит с тактовой частотой, Счетчик 4 может быть выполненна стандартных логических микросхемах,Регистр 5 предназначен для запоминания кода правила декодирования, который поступает на управляющие входы 12 и 13 устройства, которые являются входами регистра, Данный код определяет правило...

Номер патента: 1751799

Опубликовано: 30.07.1992

Авторы: Буркин, Васильев, Кишенский, Христенко

МПК: G08C 19/28

Метки: двоичных, комбинации, обнаружитель, сигналов

...13 - 16 и 251751799 7обнулены, счетчик 11 также, триггер 9 - в нулевом состоянии,2, Если в предыдущем тактовом интервале не было сигнала с выхода блока 6 и в предыдуЩем пункте) не осуществляются, Элемент И 20 также не срабатывает, так как триггер 9 находится в единичном состоянии и на егоинверсном выходе - запрещающий текущем его также нет, состояние узлов ус нулевой потенциал, т,е, ничего не происходит. 4. Если на предыдущем такте сработал тройства не изменяется, 3, Пусть в текущем интервале появился сигнал с выхода блока 6, Так как регистр 13. блок 6 и на текущем тоже, но код с выхода обнулен, то на выходе "Больше" блок 12 сумматора 5 больше содержимого регистра сравнения (который срабатывает, если со 13;:то:срабатывает блок 12...

Номер патента: 1753617

Опубликовано: 07.08.1992

Авторы: Волков, Загнетов, Ложкин

МПК: H04L 27/20

Метки: двоичных, модуляцией, непрерывной, приема, сигналов, фазовой

...четырнадцать сумматоров, .два вычитателя, четырнадцать блоков задержки и решающий блок, выход которогоявляется выходом устройства, первые входы первого и второго перемножителей ивход блока фазовой автоподстройки несущей и тактовой частот являются входом устройства, первый выход блока фазовойавтоподстройки несущей и тактовой частотсоединен с входом генератора опорных сигналов,отл ича ю ще е сятем, что, с цельюупрощения устройства, введены формирователь несущей, двадцать перемножителей,три блока задержки, причем второй выходблока фазовой автоподстройки несущей итактовой частот соединен с входом формирователя несущей, первый и второй выходыкоторого соединены с вторыми входамиго блока задержки - с первыми входами шестнадцатого и...

Номер патента: 1756880

Опубликовано: 23.08.1992

Автор: Чистяков

МПК: G06F 7/02

Метки: двоичных, сравнения, чисел

...ИЛИ, инверсные выходы третьихэлементов И всех поразрядных узлов сравнения объединены по монтажному ИЛИ, прямые выходы второго и третьего элементов И К-го поразрядного узла сравнения, гдеК =- 1,2 п, соединены соответственно с первым и вторым входами К-го элемента ИЛИ груйпы, инверсный выход которого соединен через схемы монтажных ИЛИ с инверсным выходом первого элемента И (К+1)-го поразрядного узла сравнения, прямой выход 1-го элемента ИЛИ группы, где= 1,2.п, подклочен к третьему входу(+1)-го элемента ИЛИ группыНа чертеже представлена функциональная схема предложенного устройства.Устройство содержит поразрядные узлы 11,п сравнения, группу элементов ИЛИ21,п-, каждый поразрядный узел сравнения 1,п сравнейия состоит из элементов И...

Номер патента: 1762418

Опубликовано: 15.09.1992

Автор: Носов

МПК: H04L 5/14

Метки: двоичных, передачи, приема, сигналов

...пр бель, согласующий бл ает вфиксатор 10 переходов, В последнем переходы между уровнями преобразуются в импульсную последовательность (фиг,2,7), из которой в одновибраторе 12 восстанавливается синхросигнал (фиг.2,8), Для восстановления границ тактовых интервалов непосредственно из переходов стыкового сигнала, инверсный сигнал одновибратора 12 (фиг.2.9) запрещает случайные импульсы фиксатора 10 переходов, что позволяет получить на выходе блока 11 совпадения периодическую последовательность импульсов (фиг.2,10),На синхровход Д-триггера 13 приходит вся совокупность импульсов с выхода фиксатора 10 переходов. Периодическая составляющая импульсной последовательности обнуляет Д-триггер 13 по заднему фронту так как в этот момент на его...

Номер патента: 1765839

Опубликовано: 30.09.1992

Авторы: Дрозд, Егорова, Полин

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...значением" К, а также сигналы с выхода второго разряда переноса сумматора 5, сигналы с выходов нечетных разрядов переноса первого сумматора 6, задержанные на регистрах 7 группы, А на одноразрядном сумматоре 6 складываются конъюкции, имеющие одинаковые в такте весовые функции с четным значением К, а также сигнал с выхода первого разряда переноса второго сумматора 5, сигнал с третьего разряда переноса второго сумматора 5 и сигнал со второго разряда переноса первого сумматора 6, задержанные на регистрах 7 группы.Сигналы с выходов суммы одноразрядных сумматоров 5 и 6 поступают на информационные входы сдвиговых регистров 14, 15, в которых под действием синхроимпульсов информация сдвигается с выходов четвертого разряда, в зависимости от знака...

Номер патента: 1765898

Опубликовано: 30.09.1992

Авторы: Авгуль, Супрун

МПК: H03M 7/22

Метки: веса, вычисления, двоичных, кодовых, комбинаций

...соединен с )-м входом устройства, выход 1-го (М = 1, 2, , 2 п - 2 р) элемента И является М-м выходом устройства, )-й вход которого соединен с )-м входом сумматора по модулю два, выход которого соединен с первым входом 21-го ( = 1, 2, , и - р) элемента И и входом первого элемента НЕ, выход которого соединен с первым входом (2 - 1)-го элемента И. Выход 1-го порогового элемента соединен с входом (1+1)-го элемента НЕ, выход которого соединен со вторыми входами (2 - 1)-го и 2-го элементов И. Выход г-го (г = 1, 2, , р - 1) порогового элемента соединен с третьими входами (2 г+1)-го и (2 г+2)-го элементов И. Выход р-го порогового элемента соединен со вторыми входами и-го и (п+1)-го элементов И, если и - нечет1765898 2 з 5 ф 5,% Составитель...

Номер патента: 1774337

Опубликовано: 07.11.1992

Авторы: Дрозд, Полин, Попов

МПК: G06F 11/08

Метки: двоичных, модулю, три, умножения, чисел

...этих столбцов и строк символов "Х" обозначены соответствующие конъюнкции. Коньюнкции К = 10 младших разрядов полного произведения не участвуют в вычислении 22-разрядного результата и их контрольный код по модулю три должен быть учтен в данном устройстве. В полной матрице коньанкций выделены ромбовидные фрагменты, обозначенные в порядке убывания площадей а, Ь, с, д, е, Коньюнкции 2,10, 4.8, 6,6, 8.4, 10.2 (первым стоит разряд множимото, вторым - множителя) обьединены во фрагмент 1,Контрольный код отбрасываемой частиразрядов вычисляется как алгебраическая,сумма контрольных кодов фрагментов:а- Ь+ с-б+ е. Контрольные коды фрагментов а, Ь, с, б, е подсчитываются узлами 10,1, 10.2, 10,3, 10.4, 10.5 умножения по модулю три группы...

Номер патента: 1783511

Опубликовано: 23.12.1992

Авторы: Вдовиченко, Кишенский, Надобных, Христенко

МПК: G06F 7/06

Метки: двоичных, сортировки, чисел

...мере продвикения чисел по блокам сорти коммутаторов 14. В каждом коммутаторе 14 ровки, соединенным последовательно, - соответствующими числа некоторой. пары большие числа постепенно передвигаются подайы"в"вйде сигналов на входы ключей на группы входов(выходов с меньшими но- групп 18 и схемы" 19 сравнения; Так какЭмерами, а меньшие числа - на группы вхо- схема сравнения 19-, комбинационное устдов) выходов с большими номерами, После 30 ройство, то на ее выходах 21 и 22 также к полной сортировки на первой группе выхо- моменту подачиимпульса на"вход 9 сформи-дов устройства наличествует. наибольшее " рованы соответСтвуюЩие сигналы, и группы число, а на последней группе выходов - на- ключей 18 скоммутированы соответствуюименьшее число. При...

Номер патента: 1783515

Опубликовано: 23.12.1992

Авторы: Мишко, Новиков

МПК: G06F 7/50

Метки: «нулей», двоичных, единиц, подсчета, числа

...результата имодулям двэ и три предназначены для опрделения числа единиц (нулей) втрехрэзрядных двоичных числах.Каждый блок 1 содержит преобразовтель двоичного кода в позиционный (неполный дешифратор 7), элемент ЗИЛИ 8элемент 2 ИЛИ-НЕ 9, элемент 4 ИЛИ-НЕ 1элемент 2 И 11, элемент 2-2 ИИЛИ 12.Неполный дешифратор 7 блока(см, фи2) предназначен для идентификации входных кодов и формирования их позиционныкодов, Элементы ЗИЛИ 8 и 2 ИЛИ-НЕпредназначены для формирования числдвоичных единиц (нулей) по модулю трЭлемент 10 предназначен для формировния числа двоичных единиц (нулей) по модлю два в соответсвии с таблицей состояниЭлементы 2 И 11 и 2-2 ИИЛИ 12 предназначены для мультиплексирования рзультатов по модулям двэ и три.В каждом блоке 1...

Номер патента: 1783519

Опубликовано: 23.12.1992

Авторы: Кряжев, Подрубный

МПК: G06F 7/52

Метки: двоичных, разрядных, умножения, чисел

...коммутаторовпри работе устройства, представленнаяна фиг. 12, поясняет работу коммутатора.Устройство для умножения 8-разрядныхдвоичных чисел (фиг. 1) включает регистрмножимого 1, сдвиговый регистр множителя 2, распределитель 3 сигналов, блок перемножения 4 два блока суммированиячастичных произведений 5 и 6, коммутатор7 и 7-разрядный регистр 8 задержки, причемвход множителя 9 устройства соединен синформационным входом сдвигового регистра множителя 2, выходы 2,1-2,8 сдвигово-,го регистра множителя 2 соединенысоответственно со входами 4 Л,8 разрядов множителя блока перемножейия 4, входмножимого 10 устройства соединен с информационными О-входами триггеров 1.11,8 регистра множимого 1, входы Чразрешения записи которых соединены соответственно...

Номер патента: 1783520

Опубликовано: 23.12.1992

Авторы: Добрынин, Кашарин, Косой, Хромушин

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...- Вь В соответствии с преобразования кода делителя поступает управляющим кодом кодделителя с инфор- на второй информационный вход первого мационных входов второго коммутатора 10 сумматора 4 в дополнительном коде, В перпоступает на его выходы в виде В 2, т,е, вом сумматоре 4 производится вычитание умноженным на множитель нормализации 5 нормализованного кода делителя из кода 2 (т,е. код делителя на выходе второго ком- делимого, Результат вычитания определяетмутатора 10 оказывается сдвинутым относи- ся по логическому сигналу с выхода (и+2)-го тельно своего положения на разряда первого сумматора 4, сигнал с кото- информационных входах второго коммута- рого инвертируется элеМентом НЕ 5 и посту- тора 10 на К разрядов в сторону старшего 10...

Номер патента: 1783527

Опубликовано: 23.12.1992

Авторы: Самусев, Шостак, Яковлев

МПК: G06F 11/10

Метки: двоичных, кодов, сдвигах, сигналов, формирования, четности

...- кодконт- мерами О, 1, 2, 3 формируются кодырольных бит, значение каждого 1-го бита ко- соответственно О, 1, О, О а на входе 31 узлаторого равно значению, сигнала четности 2 - код 0100, В узле 2 осуществляется цик-го байта сдвигаемого кода нэ входе 12 ус- лический сдвиг вправо нэ У=2 с формирова 1783527нием кода 0001, йа который йакладывэется входах 38, 39 узлов группы 33 формируются код маски 0011. В результате на выходе 32 коды соответственно 0000 111 и 1111100, устройства формируется код 0001, предска- Нэ выходе группы элементов И 41 форзанных сигналов четности для логически. мирователейгруппыЗЗсигналовчетностис сдвинутого вправо кода, равного 00000000 5 номерами О, 1, 2, 3 сформируются коды со 00000101 11000111. ответственно...

Номер патента: 1784965

Опубликовано: 30.12.1992

Авторы: Зубченко, Середа, Усенко

МПК: G06F 7/04

Метки: двоичных, кодов, сравнения

...3 соответственно, входы. третий второго элемента И; первый первого элемента И и счетный вход первого двоичного счетчика соединены с выходом четвертого элемента И, первый вход которого соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИНЕ 1, а второи вход через первый элемент НЕ соединен с третьим выходом дешифратора 3 и вторым входом третьего и первыми входами пятого, шестого, седьмого, восьмого элементов И, вторые же входы седьмого и шестого элементов И соединены соответственно с выходами второго, первого элементов ИЛИ-НЕ и, через второй элемент НЕ,с выходом элемента сравнения, вторые входы первого, второго элементов ИЛИ - НЕ соединены с выходом второго элемента НЕ, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ - НЕ 1 соединен с вторым входом пятого...

Номер патента: 1784973

Опубликовано: 30.12.1992

Авторы: Акулова, Органов, Сурду

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...+ 1)-ю пару разря 17 разрядов регистра 2 формируются логи- дов, то количество тактов умножения равноческие сигналы первого и второгодвойчных . и/2 + 1,разрядов множителя, которые поступаЮт Блок 13 (фиг, 2) формирования пардво на входы элементов И 4, 5, 8. а также на 50 ичных разрядов утроенного значения мновторой 26 и третий 27 входы блока 13. Нажителя представляет собой параллельныйвыходе 15 нулевого разряда регистра 2 вдвухразрядный двоичный сумматор, Онпервом такте присутствует сигнал логиче-: . формирует очередную пару двоичных разского нуля, который подается на входы эле- рядов кода утроенного значения мйожителяментов И 7 и на первый вход 25 блока 13, 55 путем суммирования очередных пар двоичБлок 13 формирует на своих выходах 18 и...

Номер патента: 1784977

Опубликовано: 30.12.1992

Авторы: Акулова, Корниенко, Органов

МПК: G06F 7/552

Метки: возведения, двоичных, квадрат, разрядных, чисел

...3, первый вход (2 гп+1)-го элемента И 17 третьей группы в-й линейки соединен с выходом 12 переноса (2 в)-го двоичного полусуммэтора 7 блока 3, вторые входы элементов И 17 третьей группы в-й линейки подкл очсны кт етьему выходу 5 (е)-го дешифратора 2, дешифратора, подключенном ко вторымреть мувыходы д-х элементов И 17 третьей группы входам элементов И 17, и разрешает ере-и (б = 1, 2, , 2 в) соединены со входами б-х дачу двоичных разрядов сформированной в элементов ИЛИ 14 той же линейки, выходы блоке 3 предварительной суммы через элекоторых подключены ко входам й-х разряд менты И 17 и ИЛИ 14 на входы разрядных ных сумматоров 1 (и = 2 п, 2 ев), сумматоров 1, Блок 3 формирует предваривыходы 2 а-го и (2 гл+1)-го элементов И 14 тельные суммы"...

Номер патента: 1798748

Опубликовано: 28.02.1993

Авторы: Власов, Лугин

МПК: G01R 35/00

Метки: двоичных, делителей, погрешностей

...двухпозиционных переключателей блока 7 в противоположное положение напряжение, измеренное измерительным блоком 3 (вольтметрам) в диагонали моста, можно определить на этом этапе какЬ 04 = Ех Кх+ Ох 2 Ео(1 Ко) Оо 2 (7)где Ь 04 - напряжение в диагонали моста после переключения плеч опорного делителя 2.При выводе принимается, что положительный полюс подключения вольтметра 3 находится со стороны контролируемого делителя (см.фиг,1).Ех + Ео =. 2 Ео + Ь 02 - Д МД (8)Раскрыв выражение (7) и подставив значения (1) и (8), получим;ЬКх Ь 04 1 - КнЬОз - КнЬО 2 +Ех+ ( 2 - К ) (10)1С учетом того, что для двоичного дели 55 теля напряжения ЯВ можно образоватьэлементарный двоичный делитель с Кн = 1/2 для любого контролируемого разряда, и введя ошибку...

Номер патента: 1800637

Опубликовано: 07.03.1993

Авторы: Волынец, Зайцев, Опритов

МПК: H04L 12/26

Метки: двоичных, имитации, искаженных, сигналов

...текст, искажаемые части исходных посылок (обозначены буквой "И"), скорость вывода исходного текста Ч и шаг искажения, равный 1/ц части исходного бита. В соответствии с предлагаемым способом набирают и записывают каждую посылку исходного текста в р разрядов регистра 2, при этом в разряды, соответствующие искаженным частям, записывается двоичные символы, значения1800637 иаюВм Авала/ которых противоположны значениям исходной посылки,По окончании набора в регистре 2 будет записана информация (фиг. 1 б), которая в статическом виде отображает требуемый искаженный сигнал. Чтобы получить искаженный сигнал в виде временных посылок, замыкают ключ 3 и на вход сдвига регистра 2 от генератора 1 поступают тактовые импульсы, под действием...

Номер патента: 1805463

Опубликовано: 30.03.1993

Авторы: Грицык, Луцык, Паленичка, Подрубный, Семашко, Чернуха

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...первой строки 1.2 - 1.8 и в первый блок анализа 1 записываются соответствующие разряды входных операндов А(г+1), В(г+1), С(г+1), на выходах Ч 1 - ЧЗ первого блока анализа формируются сигналы переносов Р 1 дв. Р 1 дс и Р 1 всг+1 г+1 г+1 Далее обработка происходит конвейерным образом, причем в (г+2)-м такте на выходах блока анализа 1 формируются сигналы Р 1 дв, Р 1 дс, Р 1 г вс. на выходах блокаг+1 анализа 2 формируются сигналы Р 2 дв Р 2 г дс, Р 2 вс, на выходах блока анализа 3 формируются сигналы РЗгдв, РЗдс, РЗвс, и т,д, В (г+7)-м такте на выходах Ч 1 - ЧЗ блока анализа 8 формируются сигналы переносов Р 8 дв, Р 8 гдс, Р 8 вс(которые, как отмечалось выше, являются инверсными значениями знаков соответственно разностей А(г)-В(г),...

Номер патента: 1807563

Опубликовано: 07.04.1993

Авторы: Косолапов, Лисичкин, Наумкин

МПК: H03M 7/00

Метки: двоичных, декодирования, последовательностей

.... символов порождающихМ-последовательностей через совокупность символов последовательности Голда,записанных в регистр 1, т.е. решить задачудекодирования этой последовательности.Символы М-последовательностей, описываемые полиномами б(х) и 12(х), находятся спомощью выражений;о,е к+Р 1 о ОкоО+Эв ск 699 Б кв 14 ок 4 фЪокФЪ 1 о ск 3ое октав . р 1+о 6"Як+65 К 5-14 " к+.З К+3Оба соотношения для символов Ь и Ь 1можно записать в общей для этих символовкомпактной форме2 п - 1Ь= Д 01 а+=огде Ь - символы М-последовательностей, причем из развернутых соотношенИй для Ь и Ь 1 следует, что для символов первой М-последовательности, описываемой полиномом 11 х), весовые коэффициенты 01 = 1 при 1= О, 3, 4, 5, б, 10, 13, для второй О = 1 при 1= 3, 4, 5, 6,...

Номер патента: 1817092

Опубликовано: 23.05.1993

Авторы: Долбня, Кульгин, Кутырев, Щеголев

МПК: G06F 7/58

Метки: генератор, двоичных, случайных, цифр

...выход схемы контроля 15 и ин 55 формационный выход 16.Предложенное устройство работаетследующим образом,При начальном запуске генератора повходу 14 устанавливаются в нулевое состояние первый триггер 2, первый 3 и второй 4счетчики, сумматор 7 и через элемент ИЛИ11 - второй триггер 12. Таким образом, схема готова к работеПо импульсам запуска генератора повходу 13 на выходе датчика случайных цифр 51 вырабатываются уровни "1" или "0" случайного числа, которые поступают на выходустройства 16 и на вход второго счетчикаединиц случайного числа 4, Единицы случайного числа подсчитываются на счетчике 104, Импульсы запуска генератора поступаюттакже на первый триггер 2 и с его выхода -на вход первого счетчика 3, где и пересчитываются,...

Номер патента: 1829029

Опубликовано: 23.07.1993

Авторы: Вдовиченко, Кишенский, Надобных, Христенко

МПК: G06F 7/02

Метки: выбора, двоичных, заданного, повторений, чисел, числа

...числа, соответствующие количествам появлений соответствующих кодовв массиве.В этом случае, когда при очередном появлении некоторого кода имеет место егоп-кратное повторение, после записи данного кода в регистр 3 на выходе(типа "равно")блока 10 сравнения фоомируется сигнал,открывающий элемент И 21, Импульс с выхода элемента 14 в этом случае проходитчерез элементы И 21 и ИЛИ 24 и устанавливает триггер 19 в единичное состояние, атакже срабатывает регистр 5 и счетчик 1, атакже запускает одновибоатор 18, на выходе которого формируется импульс, поступающий на выход 31 устройства исигнализирующий об окончании процессаанализа данной последовательности кодов.Этот же импульс с выхода элемента ИЛИ 24записывает текущий код в регистр 30, с...

Номер патента: 1829073

Опубликовано: 23.07.1993

Автор: Наумов

МПК: H03M 7/12

Метки: двоичных, значений, интервале, массивов, преобразования, чисел

...происходит стирание чисел, кратных А = 3. В результате в блоке памяти 2 происходит стирание чисел, кратных А = 3,В результате выполнен первый такт работы устройства, т,е. по исходному массиву полного множества простых чисел в интервале значений 2", 2 п - 1) осуществлено его преобразование в аналогичный массив в интервале значений 2" , 2" - 1) при и = 1, т.е. по исходному множеству; 2. 3 (в интервале значений 2, 2- 1 осуществ 1 1+1лено его преобразование в множество: 5, 7 (в интервале значений 2 , 2 - 1), при этом в процессе работы устройства числа, не являющиеся простыми в интервале значений 4, 7), т.е. 4, б стерты (обнулены) в блоке памяти 2.Во втором такте работы устройства осуществляется преобразование массива полного множества...

Номер патента: 2001508

Опубликовано: 15.10.1993

Автор: Крыжановский

МПК: H03K 3/84

Метки: генератор, двоичных, кодов

...содержит сумматор 1 по модулю два, сдвиговый регистр 2, блок 3 индикации, элемент И 4, счетчик 5, триггер б, формирователь 7 одиночного импульса, мультивибратор 8. элементы 9 задержки и 10 ИЛИ. Причем выход сумматора по модулю два соединен со входом первого разряда сдвигового регистра, первая группа выходов которого соединена с группой входов сумматора по модулю два, вторая группа выходов сдвигового регистра соединена с блоком индикации, введены мультивибратор. элемент задержки и элемент ИЛИ, причем входы установки в ноль сдвигового регистра, счетчика, мультивибратора, формирователя одиночного импульса соединены с первым входом элемента ИЛИ и с входом "Установка" генератора, синхровход сдвигового регистра соединен со...