Патенты с меткой «двоичных»

Номер патента: 769550

Опубликовано: 07.10.1980

Авторы: Ерухимович, Зелькин

МПК: G06F 17/18, G06F 7/52, G06F 7/70 ...

Метки: двоичных, деления, стохастическое, чисел

...собой идентичные зои-разрядные сдвиговые регистры с линейной обратной связью, реализованной насумматорах по модулю два.Регистр сдвига 4 с выходами, подключенными ко входам группы элементов И 5, 35выходы которых (присоединены к первымвходам коммутатора 8, на,вторые входы которого подключены выходы разрядов регистра 7, составляют преобразователь дво-,ичного числа регистра 7 в псевдослучайную 40последовательность. С аналогичными связями регистр сдвига 4, группа элементов Иб, коммутатор 9, генератор 3 составляютпреобразователь двоичных чисел генератора 3 в псевдослучайные последовательности. 45Выходы коммутаторов 8 и 9 соединенысо входами элемента И,10, выполняющегороль умножителя.Для обеспечения модуля коэффициента Выходы и...

Номер патента: 771666

Опубликовано: 15.10.1980

Авторы: Бессмертный, Золотухина

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...работает следующим образом.Когда на информационные входы 3 Зг,Зи, 4, 4 г, , 4 ъг в прямом коде поступают сигналы нулевого уровня, на выходных шинах 4 5, 6 устройства отсутствуют сигналы, указывая тем самым, что сравниваемые числа равты, 1 ри этом устройство практически не потребляет энергии. Потребление энергии начинается с появлением сигнала единичного уровня в одном из раз рядов сравниваемых чисел.Если на информационные входы 4 4 г, 4 эпоступает, например, число 00, а на информацион.ные входы 3 3 Зэ поступает число 000, тосигнал единичного уровня на входе 4 поступаетчерез элемент ИЛИ 2 на вход 5 устройства, указывая тем самым, что число на входах 4 больше числа на входах 3. Одновременно сигнал совхода 4 через диод 1 и...

Номер патента: 779999

Опубликовано: 15.11.1980

Авторы: Вакуров, Мардер, Ольштейн

МПК: G06F 5/02

Метки: двоично-десятичные, двоичных, чисел

...преобразования.Каждый такт преобразования состоит из двухполутактов. В первом полутакте (в течение так.тового импульса) производится ввод числа,запись его в сумматор, выявление коррекциии переносов схемами коррекции, Во второмполутакте (в течение паузы между тактовымиимпульсами) производится коррекция числазаписанного в сумматоре.Преобразование происходит следующим образом, Повходу 15 в устройство поступаетимпульс начала преобразования, запускающийв распределитель 6 импульсов, который форми.рует пять импульсов опроса, последовательновозникающих на его выходах. При возникновении первого импульса на выходе распределителя импульсов б открьпзаются три элементаИ 79, о, 7 соответствующие разрядам 2,2 О 2. Единицы со входов 10 этих...

Номер патента: 780008

Опубликовано: 15.11.1980

Автор: Белозерский

МПК: G06F 17/18

Метки: анализа, двоичных, последовательностей, структуры

...данного набора значений. Эта информациязаписывается в счетчики 8 и 9 соот- Щ ветственяо, после чего сигнал теку"щего значеййя"последовательности,присутствующий на шине 13, поступаетна вход счетчика 8, а блок 6 управления вырабатывает синхронизирующий сигнал 17, поступающий на входсчетчика 9. В счетчиках 8 и 9 про. "изводится-суммирование, т.е. корректировка частоты появления значения"1" после данного набора. Затем блокб управления вырабатывает на шине 30 16 сигнал Запись, благодаря которому информация со счетчиков 8 и 9" зайисывается в соответствующую ячейку блока 7 памяти.Таким образом, производится форми рование распределения частот появления будущих значений, равных "1",, в зависимости от предыдущих значений предсказываемой...

Номер патента: 780194

Опубликовано: 15.11.1980

Автор: Гусев

МПК: H03M 13/15

Метки: двоичных, дешифратор, кодов, последовательных

...- со входами второго логического элемента ИЛИ 4, 26счетчик импульсов 5, первый и второйвходы которого соединены соответственно со входами одних логическихэлементов И 6 -б и других логических элементов И 7 -7 и дополнительные логические элементы ИЛИ 8-8 м.Предложенный дешифратор работаетследующим образом,Если в принимаемой кодовой комбинации содержится число символов стирания, не равное мок =дмнн 119дешифратор работает также, как и известный дешифратор-прототип, так каксигналы на его выходных цепях будутопределяться. выходными. сигналами ячеек основного регистра сдвига 1 ,по- .33ступающими на входы логических элементов И 7 -7 м, которые открыты по нторым входам сигналом с первого выходасчетчика импульсон 5. Сигнал на первом...

Номер патента: 781797

Опубликовано: 23.11.1980

Авторы: Васильев, Кощеев, Ланских, Сумин

МПК: G06F 1/02

Метки: генератор, двоичных, псевдослучайных«, чисел

...сумматора 5 по модулю 2, счет повышения криптографической первый вход которого подключен к стойкости сообщениЯд-ому разряду регистра 2 сдвига, авторой вход - ко 1-му разряду щ-горегистра 4 сдвига, На вход последовательного сдвига информации регистра3 сдвига поступает сигнал с выходасумматора 6 по модулю 2, первый входкоторого подключен к и-му разрядувторого регистра 3 сдвига, а второйвход - к иа -му разряду первого регистра 2 сдвига. На вход последовательного сдвига информации а-го регистра4 сдвига поступает сигнал с выходасумматора 8 по модулю 2, первый входкоторого подключен к и-му разрядуа-го регистра 4 сдвига, а второйвход - к ИЯ -му разряду (в)-го регистра сдвига. Информационные входыцифрового коммутатора 9 соединены с - выходами...

Номер патента: 781807

Опубликовано: 23.11.1980

Авторы: Петров, Сомохин, Тицкий, Щепетов

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...начальной установки устройства подключен ко входам установки в нулевое состояние, 1 - К-триттеров,На чертеже представлена блок-схема устрои. ва.Заказ 8156/54 Ти ИПИ ППП "Патент Ужгород, ул тная 3 78Устройство содержит. -К-триггеры 1, 2,элемент.ИЛИ - НЕ 3, элементы НЕ 4, 5, информационные входы 6, 7, выходы 8, 9, 10, входы 11 начальной установки, вход 12 синхронизации.Устройство работает следующим образом.Перед началом работы триггеры 12 устанавливаются в нулевое состояние. Одновременно ссинхрониэирующими сигналами на входе 12синхронизации на информационные входы 6, 7поступагот младппщи разрядами вперед кодысравниваемых чисел А и В, В конце процессасравнения на одном из выходов 8, 9, 10 фор.мируется единичйый сигнал, что свидетельствует...

Номер патента: 783792

Опубликовано: 30.11.1980

Авторы: Евдокимов, Крыжный, Тарчук, Тимошенко, Цыгановский

МПК: G06F 7/38

Метки: двоичных, нормализации, чисел

...формируется йразрядное число, разрядами которого у являются переносы между тетрацами сумматора.Первый перенос Формируется в тет раде сугматора, на которую поступает старший ненулевой разряд нориалиэуемого числа. При этом но всех последующих старших тетрадах сумматора формируются переносы неэависимо от нулей в соответствующих тетрадах нориалиэуеиого числа.Нули в 1 г-разрядном числе на выходе сумматора 1 соответствуют тетрадам нориализуемого числа, состоящимиэ одних нулей и находящимся передпервой значащей тетрадой нориализуемого числа.Первый дешифратор 2 в соответствии с поступающим на его входы Иразрядным числом из сумматора 1 формирует сигнал выбсрки из первогошифратора,где записаны номера тетраднормализуемого числа, начиная с...

Номер патента: 785859

Опубликовано: 07.12.1980

Автор: Скегин

МПК: G06F 1/02

Метки: генератор, двоичных, последовательностей

...дешифратор 3, элементы И 4, элемент ИЛИ 5, Выходы С., - Сдешифратора 3 соединены с входами элементовИ 4, а выходы 8 - 1 элементов И 4111подключены к входам элемента ИЛИ 5.Выход элемента ИЛИ 5 является выходомгенератора двоичных последовательностей.В отличие от известного в предлагаемом генераторе выходы двух младшихразрядов счетчика 2 соединены с входами формирователя двоичных функций6. Формирователь 6 двоичных функцийимеет шестнадцать выходов Ь 1 - ЪЬРо 45торые в зависимости от формируемойдвоичной последовательности соединяют"ся со вторыми входами соответствующихэлементов И 4. Выходы старших разрядов4а - а счетчика 2 соединены с входадешифратора 3. Формирователь 6 выполнен на элементах И-НЕ 7.Генератор двоичных последовательностей...

Номер патента: 786024

Опубликовано: 07.12.1980

Авторы: Глухов, Когновицкий, Ларин

МПК: H04J 3/08

Метки: асинхронного, двоичных, сигналов, синхронных, сопряжения

...Блок 5 цикловой синхронизации выдает в блок 4 памяти кодовую комбина. цию Фазирования циклов. Считывание информационных и служебных сигналов из блока 4 памяти осуществляется на частоте И,.Организуемый в канале цикл содержит й единичных интервалов, из которых И используется для информацион 5 10 15 20 25 30 35 40 45 50 ных посылок, а (й-и) -единичных интервалов для служебных посылок.В том случае, когда в цикле сигналов тактовой частоты с оказывается больше или меньше единичных информационных интервалов относительно прогнозируемого числа, то информация о количестве и характере лишних или недостающих единичных интервалов передается на служебных позициях.На приемной стороне устройства (фиг. 2) коммутатор 9 направляет поступившие иэ...

Номер патента: 786592

Опубликовано: 07.12.1980

Авторы: Аредов, Слюсарев, Храмцов

МПК: G06F 7/39

Метки: двоичных, умножения, чисел

...повышение степени очистки от радионуклидов.Согласно настоящему изобретению укаэанная цель достигается тем, что в способЕ очистки радиоактивного масла путем введения осаждающего радионуклиды реагента,и последующего удалений осадка в качестве реагента используют .активную окись кальция.Способ поясняется примером его реализации для очистки радиоактивного масла, выделенного при переработке трапных вод атомной электростанции.Окись кальция (техническая) вводится в масло в виде порсшка в количестве 25-40 г/л при интенсивном перемешивании в течение 3-5 мин.Затем масло отстаивается два-три дня, после чего,.очищенное масло отделяется от радиоактивного осадка, йапример,: декаитацией.Процесс очистки масла проходит следующим образом.При...

Номер патента: 792251

Опубликовано: 30.12.1980

Авторы: Кипецкий, Смертыга, Тафель, Теслюк

МПК: G06F 7/38

Метки: двоичных, параллельного, сдвига, чисел

...для параллельного сдвига двоичных чисел содержит щ-разрядный регистр 1, дешифратор кода сдвига 2, элементы И 3-18 косо. симметричной матрицы, группу элементов ИЛИ 19-23, элементы 2 К-ИЛИ 24- 27 управляющие шины сигналов правого сдвига 28 и левого сдвига 29, шины 30 кода сдвига, входные 31 и выходные 32 шины устройства.Схема устройства изображена для случая щ = 4.Входы регистра 1 подключены ко входным шинам 31 устройства, входы дешифратора кода сдвига 2 подключены к шинам 30 кода сдвига и к управляющим шинам сигналов правого сдвига 28 и левого сдвига 29. Выходырегистра 1 соединены с первыми входами элементов И 3-18 кососимметричнойматрицы по соответствующим косымстолбцам, Вторые входы элементов И3-18 кососимметричной...

Номер патента: 794752

Опубликовано: 07.01.1981

Авторы: Красковский, Мухин

МПК: H04J 3/08

Метки: двоичных, регенератор, сигналов

...7. Реальные шумовые флуктуации границ посылок не велики и находятся в промежутке + . то,4 что соответствует второму и третьему состояниям счетчика-распределителя 7.Это не приводит к изменению фазы сигнала на выходе счетчика-распределителя 7. Сигналом с четвертого выхода счетчика- распределителя 7 управляется распределитель 23.При наличии качаний входного сигнала для того, чтобы не появлялись ошибки при записи входной информации, осуществляется слежение за фазой входного сиг. нала по отношению к опорному сигналу, и изменяется фаза сигнала записи на й 1/4 то в соответствии с направлением и скоростью качаний фазы входного сигнала. Это осуществляется с помощью блоков 5 и 6, счетчика распределителя 7, коммутатора 8 и...

Номер патента: 798809

Опубликовано: 23.01.1981

Авторы: Бындыч, Евстрат, Мураховская, Мураховский, Скрипник

МПК: G06F 7/02

Метки: двоичных, сравнения, чисел

...соединены с входами переносов устройства.На чертеже изображена блок-схема устройства.ОУстройство содержит поразрядные ".узлы 1, 1, 1,1 и, сравнения, каждый из которых состоит из элементов И-НЕ 2"4, узлы 54, 5, 5 э,5 И 5 и+, переноса каждый из которых состоит из элементов И-НЕ б и 7, входи 0 8 и 9 переносов, выходы 10 и 11 входы 12, 12, 123,12131, 13,13, 13 и. сравниваемых чисел.Устройство работает следующим обжзом, б 5 Поразрядные узлы 1 А, 1 , ,1 ,сравнения при равенстве чйсел в разряде образуют единичные уровни на первом и втором своих выходах. При соотношении кодов, когда соответствующийразряд первого кода меньше (больше)данного разряда второго кода, на первом выходе поразрядного узла сравнения образуется единичный...

Номер патента: 798816

Опубликовано: 23.01.1981

Авторы: Петров, Тощева

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...установки устройства подключен ко вторым входам элементов ИЛИ,На чертеже представлена блок-схемаустройства,Устройство содержит 7-К триггеры 1 и 2, элементы ИЛИ 3 и 4, элемент ИЛИ-НЕ 5, элементы НЕ 6 и 7, информационные входы 8 и 9, выходы устройства 10,11 и 12, вход 13 синхронизации, вход 14 начальной установки.Устройство работает следующим образом.Перед началом работы 7-К триггеры 1 и 2 устройства устанавливаются в нулевое состояние. Двоичные последовательные коды А и В поступают на информационные входы 8 и 9 старшими разрядами вперед и синхронизируются импульсами, которые поступают на вход синхронизации 13. После прохождения кодов на одном из выходов устройства 10,11 и 12 появляется сигнал "1", соответствующий отношениям А )В,...

Номер патента: 798818

Опубликовано: 23.01.1981

Авторы: Логачев, Севастов, Смирнов

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...в единичное и нулевое положения, при этом с инверсного.И 13,но на его выход не проходит, ввиду наличия запрещающего потенциала на втором входе, подаваемого свыхода элемента И-НЕ 24,Импульс сброса, поступающий после числа на шину сброса 25, устанавливает счетчики 2 и 3 в нулевое положение, причем на вход сброса счетчика 3 импульс попадает через элементИ 15 тот же импульс через элементИЛИ 20 поступает на информационныйвход счетчика 1, увеличивая записанное в нем на 1.Таким образом, в счетчике 1 записывается первое число. Пройдя эле"мент задержки 10,импульс сброса поступает на вторые входы элементовИ 14,16, на первых входах которыхприсутствуют разрешающие потенциалы,проходит их и элемент ИЛИ 18 и, поступая на вторые входы группы...

Номер патента: 799135

Опубликовано: 23.01.1981

Авторы: Андрущенко, Глушков, Журавель, Ключко, Попов

МПК: H03M 13/43

Метки: tpex-kpathom, двоичных, деко-дирования, дублировании, кодов, мажоритарного, сообщений

...Входной сигнал представляетсобой трехкратно повторенную двоичнуюпоследовательность. Перед приемом кодограммы все разряды информационного.регистра 4 и вспомогательного регистра 5 находятся в исходном состоянии.Работа устройства происходит следующим образом.Первая часть кодограммы через управляемый вентиль 1 поступает в информационный регистр 4. Во время приемавторой части кодограммы открываетсяуправляемый .вентиль 2, через которыйона поступает на вход элемента И 6,на второй вход которого поступает первая часть коцограммы с выхода информационного регистра 4. Результат логического перемножения во время приемавторой части кодограммы поступает навспомогательный регистр 5. При этомпервая и вторая части кодограммы сравниваются на...

Номер патента: 809171

Опубликовано: 28.02.1981

Авторы: Кожуховский, Штаров

МПК: G06F 7/38

Метки: возведения, двоичных, п-раз-рядных, степень, чисел

...элементов И 6 и 7 и разрешение для элемента 9. С управляющего входа 12 через открытый элемент 9 на счетчик 5 (опроса) начинают поступать импульсы, частота которых определяет быстродействие устройства. Счетчик 5 начинает считать импульсы и его первый разряд сравнивается с кп-разрядом регистра 3, 2-ой разряд -- с (к - 1)п-разрядом регистра 3, 3-ий разряд с (к - 2)п разрядом и т.д., кп-разряд с 1-ым разрядом регистра 3. Сравнение происходит на элементах И гругггы 8. Через те элементы И группы элементов 8, ца первые входы которых поступает логическая 1, с регистра 3 будут проходить импульсы огроса, поступающие ца другис их входы со счетчика 5 опроса. Эти импульсы через элемент ИЛИ 10 будут поступать на сумматора 4 результата.Таким образом,...

Номер патента: 813414

Опубликовано: 15.03.1981

Автор: Изнюк

МПК: G06F 7/38

Метки: двоичных, логарифми-рования, цифровое, чисел

...значения мантиссы одах с отсутствующими двумя старшими разрядами, С выхода блока 4 постоянной памяти снимается значение мантиссы- 1 од ( в " в. Мантиссы логариф 2 Оп 2мов поступают на входы сумматора 8,причем содержимое на выходе 4 блока постоянной памяти, равное мантиссе1 од ( вв )1, проходит через управля 2 Ь 2емый коммутатор 7, подключающий в этом такте ко входу сумматора 8 выход блока 4. На выходе сумматора 8 Формируется согласно формулам значение ф , которое передается на вход блока 5 постоянной памяти, где хранится таблица, функции 2 ф с отсутствующими тремястаршими разрядами значений Функции. Три старших разряда суммы с выхода сумматора 8 поступают навход блока 14 сравнения, состоящегоиэ элемента ИЛИ и сумматора....

Номер патента: 817700

Опубликовано: 30.03.1981

Автор: Кайма

МПК: G06F 7/50

Метки: двоичных, одноразрядных, суммирования, чисел

...р и м е р,При выполнении преобразователей 2 и узла 3 для случая . в.ю 2, М 4, я = в М = 8, устройствосодержит два преобразователя 2 двоичных кодов в унитарные коды, выполненные на элементах И 6, ИЛИ 7,НЕ 8, и в состав узла 3 суммирования унитарных кодов входит в этомслучае единственный сумматор 5 унитарных кодов, выполненный в виде матрицы двухвходовых элементов И 9,выходы элементов И 9, каждой диагонали матрицы объединены одним элементом ИЛИ 10. Каждый иэ двух преобразователей 2 преобразует двоичную четырехразрядную комбинацию на своемвходе в сигнал на одном из своихпяти выходов, наличие которого указывает, сколько единиц содержится во.входной комбинации,Устройство работает следующим образом.Перед началом суммирования и...

Номер патента: 840888

Опубликовано: 23.06.1981

Автор: Гуревич

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...состоит из элемента ИЛИ 2,и элементов И 3, 3,Зп,и эле ментов ИЛИ 4, 4,4 и и элементов И 5, 5,5 и, информационные входы б, б,бп, входы 7, .7,2. , 7 и разрешения, управляющих выходов 8, ,8, информационного выхода 9.Устройство работает следующим образом.Параллельно на нсе информационные входы б, б, , бп всех поразрядных узлов анализа поступают сравниваемые числа. При этом Н старшем разряде на разрешающие входы 7 подаются единичные разрешающие потенциалы, В случае, если в поразряднбм узле 1 анализа, хотя бы на одном информацион ном входе присутствует единица, на, выходе соответствующего элемента И 3 появляется единица, которая через элемент ИЛИ 2 поступает на выходную шину 9. Она же через элемент ИЛИ 4 45 поступает на соответствующий...

Номер патента: 840889

Опубликовано: 23.06.1981

Автор: Апарин

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...числом последовательно сра батывающих элементов, по сравнению 5 10 15 20 30 А , А 1 и Б 1, Б Поразрядное сравнение осуществляется со старших разрядов (1 1, , 1.), и приФормировании сигнала "" ("( ")в последующих младших узлах сравнения блокируются цепи формированиясигнала " ( " (" ) "), а сформированный единичный сигнал появляетсяна шине 10 (11)..Пусть А = А,А, А большеБ = Б и ББ й, для определенности, А = 100 и Б = 011. При сравнении на выходе элемента И 2 узла сравнения 11, старшего разряда формируется единйчный сигнал, который черезэлементы ИЛИ 4 каждого последующегоузла сравнения поступает на шину 10,На шине 11 при этом появляется нулевой сигнал, так как единичный сигнал с выхода элемента И 2 узла сравнения 1 через элементы НЕ...

Номер патента: 843194

Опубликовано: 30.06.1981

Авторы: Глушков, Соловьев, Теплых

МПК: H03K 3/84

Метки: двоичных, последовательностей, формирователь, четвертич-ных

...подключенк второму входу полусумматора, выходкоторого подключен к третьему входурегистра сдвига,На чертеже представлена структурнаяэлектрическая схема предлагаемого формирователяя. ностей необходимо установить длину сегмента последовательности в десяти":. - ном коде на наборном поле дешифратора 2. При поступлении тактовых импульсов на счетчик 3 производится одновременно поступление кх в регистр сдвига 5 и генератор 9 опорных последовательностей до тех пор, пока счетчик 3 не примет пулевое состояние. В зависимости от состояния триггера 12 будут формироваться сегменты либо М, либо Д и Е- последовательности, в первом случае в соответствии с хранящимся в счетчике 4 полиномом в первом коммутаторе 6 осуществляется коммутация отводов в цепи...

Номер патента: 843268

Опубликовано: 30.06.1981

Авторы: Лепп, Лийвак

МПК: H04L 3/00

Метки: двоичных, приемопередатчик, сигналов

...тактовые импульсы Т 1 и Т 2 (фиг,2 Г и Я кодер 8 формирует из информационных посылок две серии импульсов. Первая серия (фиг,26) формируется согласно закону3, =1,Т, чз,тгде1, - сигнал на первом выходе кодера 8,Э - сигнал на втором выходе кодера 8;3 - информационный сигнал (фиг.на третьем входе кодера 83 - информационный сигналфиг.2) на четвертом входекодера 8.Вторая серия фиг.2 к) формируется по закону3, = 3 л т, ЗитС кодера 8 серии 3 и ," поступаД ют на усилитель 9 и разделительный блок 10. форма импульсов на выходе последнего показана на фиг,2. Дуплексная система передачи информации реализована с помощью дифференциального узла 3. Канал передачи данных вместе с вторичной обмоткой разделительного блока 10 и резистором 22 образуют одно...

Номер патента: 847319

Опубликовано: 15.07.1981

Авторы: Крищишин, Мельник, Черкасский

МПК: G06F 7/556

Метки: двоичных, логарифмированиямассивов, чисел

...работает следующимобразом.Аргумент Х поступает во входнойрегистр 1, а иэ него - на сумматор 3.Одновременно иэ блока 2 по адресу,указанному К старшими разрядами аргумента Х выбирается константа В итакже поступает на сумматор 3. Всумматоре 3 производится выработкасуммы, которая через регистр 4поступает на блок 6 возведения вквадрат, в котором формируется выражение (Х+В), а иэ него оно поступает на регистр 7. Одновременно старшие К разрядов аргумента Х проходятчерез регистры 5 и 8, поступают нарегистр 12 и в блок 9, из которогосчитывается константа И; соответствующая интервалу, указанному К40 старшими разрядами аргумента. Выражение иэ регистра 7 и константа Ииз блока 9 поступают на блок умножения 10, в котором формируется выражение...

Номер патента: 849490

Опубликовано: 23.07.1981

Авторы: Соколов, Яковлев

МПК: H03K 21/34

Метки: двоичных, счетчиков, функциональногоконтроля

...входами контролируемого двоичного счетчика 1,выход которого соединен с информационным входом регистра 5 сдвига, 50Работа начинается с подачи импульса "Пуск" на шину 7 и происходитследующим образом.Сигнал "Пуск" приводит в исходноеФсостояние счетные ячейки контролируемого двоичного счетчика 1 и дополнительного двоичного счетчика 4 и запускает формирователь 3 синхросигналов,90 4сигналы с управляющего выхода которого осуществляют в контролируемом двоичном счетчике 1 управление преобразованием параллельного кода в последовательный и выводом его в регистр 5 сдвига, управляемый тактовым сигналом с тактового выхода формирователя 3 синхросигнала, одновременно количество тактовых сигналов подсчитывается дополнительным двоичным...

Номер патента: 851401

Опубликовано: 30.07.1981

Авторы: Лысенко, Скибенко, Федорович

МПК: G06F 7/04

Метки: двоичных, среднегоиз, чисел

...входные шины 2-4 узлов анализа 1 поступают разряды всех сравниваемых чисел, каждое из которыхявляется п-разрядным двоичным числом. Одновременно на входы управленин 5,5 ,5 , 66,6 первогоуэла анализа 1 поступает сигнал(логическая константа О), разрешающий начать процесс определениясреднего по величине из трех двоичных чисел. Выходы результатов7,7,7 , 8,8,8 последнего п-гоузла анализа служат для индикациитех Мисел, которые являются среднимипо величине из рассматриваемых чисел.Рассмотрим работу -го узла анализа 1, где= 1,2,д на входахуправления 7,7,7 . Нулевые сигналы разрешают прохождение сигналов,соответствующих двоичным переменнымрассматриваемого -го разряда и запрещают прохождение сигналов на выходы 8,8,8 узла анализа. Единичные...

Номер патента: 853812

Опубликовано: 07.08.1981

Авторы: Базик, Кужель, Маторин, Поляков, Ржавин

МПК: H04L 7/04

Метки: временной, двоичных, селекцииимпульсов, сигналов

...причем и-ный ии-тый выходы регистра сдвига через дополнительный блок вычитанияподключены к первому входу первогодополнительного блока сравнения,второй вход которого соединен свыходом дополнительного регистраконстант,На чертеже дана структурная электрическая схема предложенногоустройства.Устройство содержит согласованные .фильтры 1,2, аналого-цифровыепреобразователи (АЦП) 3, блоки 4вентилей, блок 5 сравнения, элементы ИЛИ 6,7, регистр 8 сдвига, блоки9,10 вычитания, регистры 11,12констант, блоки сравнения 13,14,триггер 15 и элемент И 16.Устройство работает слЕдующимобразом.При поступлении частотно-манипулированных сигналов согласованныефильтры 1,2 формируют отклики,форма которых определяется структурой сигнала на входе, Отклик....

Номер патента: 855655

Опубликовано: 15.08.1981

Авторы: Аспидов, Козюминский, Мищенко, Семашко

МПК: G06F 7/38

Метки: вычитания, двоичных, логической, чисел

...входы 7 и 8 устройства поступают двоичные переменные А и В, а на вход 9 - входной сигнал заема ЗВ . С выхода 18 уст ройства снимается сигнал Р результата логической или арифметической операции, а с выхода 19 - выходнойсигнал заема ЗВЫ На управляющие входы 10-17 устройства подаются сиг налы настройки И-И 8 с помощью кото- рых коммутаторы 1 и 2 настраиваются на реализацию логических функций переменных А и В таким образом, что логическая функция, реализуемая коммутатором 1, соответствует,промежуточному результату требуемой математической операции без учета входного сигнала Зщ, а логическая Функция, реализуемая коммутатором 2, функции выходного сигнала заема 3 беэ учета входного сигнала заема. Получение окончательного результата...

Номер патента: 860059

Опубликовано: 30.08.1981

Авторы: Лысенко, Старовойтенко

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...числа В;Х(АВ)- Функция, реализуемая триггером 12.На выходе ячейки 1 сравнения 1 И н зависимости от значения функции х(АВ) 0 реализуется Функция Р(АВ) или Г(АсВ), Значения функций Г(А)8) или Г(АсВ) совместно со значением Функции х(АВ) управляют работой 1 К-триггеров 13 или 1455При равенстве чисел независимо от состояния 1 К-триггера 12 на выходе ячейки 1 сравнения установится состояние логического нуля, которое одновременно установит состояние логической единицы на выходах элементов 60 И-НЕ 8 и 9, вследствие чего 1 К-триггер 12 меняет свое состояние на противоположное по каждому поступлению тактового импульса по шине 6, а оба ,1 К-триггера 13 и 14 по поступлению тактового импульса по шине 7 устанавливаются в нулевое состояние,При...