Патенты с меткой «двоичных»

Номер патента: 1121669

Опубликовано: 30.10.1984

Авторы: Коробка, Крылов

МПК: G06F 7/02

Метки: двоичных, единиц, кодах, сравнения, числа

...осуществлять сравнение количества единиц в двоичных кодах, . что существенно снижает область его применения в системах контроля. Цель изобретения - расширение об ласти применения,Поставленная цель достигается тем, что в устройство для сравнениячисла единиц в двоичных. кодах, содержащее группу из О триггеров, первую и вторую группы элементов И по рэлементов И в каждой группе, причем вход-го разряда первого сравниваемого числа соединен с первым входом установки в единичное состояние 1 -го триггера группы ( =1,2й, О - число разрядов сравниваемых чисел) вход начальной установки устройства соединен с первыми входами установки в ноль триггеров группы, тактовый вход устройства подключен к первым входам элементов И первой группы,...

Номер патента: 1124446

Опубликовано: 15.11.1984

Авторы: Беляев, Варыгин, Обухов, Хабаров

МПК: H04L 27/22

Метки: двоичных, демодуляции, сигналов

...упрощения блоковобработки сигналов,Поставленная цель достигается тем, что в устройство для демодуляции двоичных сигналов, содержащее блок преобразования входного сигнала,35 выход которого соединен с входом линии задержки, блок оценки импульсной реакции, последовательно соединенные первый сумматор, второй сумматор, дискриминатор, ключ, реле и регистр, 40 введены управляемые умножители, переключатели, сумматоры-вычитатели, блок управления и коммутатор, причем выход блока преобразования входного сигнала соединен с входом блока 45 оценки импульсной реакции, выходы которого через соответствующие последовательно соединенные управляемые умножители, переключатели и сумматоры-вычитатели соединены с соответ ствующими входами первого сумматора,...

Номер патента: 1125760

Опубликовано: 23.11.1984

Авторы: Демченко, Кузнецов, Павлов

МПК: H04L 7/02

Метки: двоичных, каналах, постоянными, преобладаниями, сигналов, синхронизации

...к моменту окончания положительной посылки, в счетчике хранится некоторый остаток отсчета, определяемый величиной и знаком преобладания. В момент окончанияположительной посылки ключ 10 закрывается и открывается ключ 15, пропускающий импульсы опорного генератора 1 на счетчик 17, минуя делитель 4 частоты. Это эквивалентно делению на два остатка, хранимого всчетчике 17.30После того, как импульсы опорногогенератора 1 заполнят счетчик 17,на его выходе образуется отрицательный фронт, использующийся для формирования управляющих импульсов. Про 35цесс формирования этих импульсовзависит от состояния счетчика 17 вмомент окончания положительнойпосынкиЕсли остаток от счета не превы шает половины элементарной посылки, при окончании...

Номер патента: 1128251

Опубликовано: 07.12.1984

Авторы: Герасимов, Тарчилин

МПК: G06F 7/02

Метки: двоичных, сравнения, чисел

...элементов И каждого пораз-, рядного узла сравнения соединены с первым, вторым и третьим выходами 60 .соответственно этого поразрядного узла сравнения 23.. Однако известное устройство не Формирует ложных сигналов, не имеет сложную схему реализации, которая65 включает большое количество логичес ких элементов и междуэлементных связей, Кроме того, характеризуется относительно высокой стоимостью, сложным монтажом и низкой надежностьюработы. Например, для сравнения12-разрядных чисел известное устройство должно включать б 2 логическихэлемента, а общее число входов ивыходов (междуэлементных связей) равно 218,Цель изобретения - упрощение устройства,Поставленная цель достигается тем, что. устройство для сравнения двоичных чисел, содержащее...

Номер патента: 1141398

Опубликовано: 23.02.1985

Авторы: Астененко, Хлевной, Швецов

МПК: G06F 5/00

Метки: двоичных, классов, код, кодов, обратимый, остаточных, системы

...груп 40 пы, кроме первого, выход которого соединен с вторым входом первого элемента ИЛИ, выход которого соединен с нулевым входом триггера, выход которого соединен с первым входом эле 45 мента И, второй вход которого соединен с выходом второго элемента ИЛИ, выходы элементов И, кроме последнего, первой группы - соответственно с еди" ничными входами триггеров группы,50 кроме первого, входы "Пуск", "Режим" , и .тактовый вход преобразователя - соответственно с единичным входом триггера, первым входом второго элемента ИЛИ и третьим входом элемента И блока управления, выходы элемента55 И и триггеров группы которого соединены соответственно с тактовыми входами сумматоров по модулю группы и .3 позиционного сумматора и соответствующими входами...

Номер патента: 1142826

Опубликовано: 28.02.1985

Авторы: Акопян, Андреасян, Арутюнян, Шароян

МПК: G06F 5/00

Метки: двоично, двоичных, десятичные, обратно, преобразования, чисел

...наЧисло, подлежащее преобразованию, входной регистр 17.1 через селекторпоступает на регистр 1, с выхода ко.1 первого яруса, а на регистрторого тетрады этого числа поочеред-18.1 через селектор. 6.1 поступаетно, под управлением сигналов, посту вторая тетрада исходного числа Есла. сли,ющи по шинам 7, 1-7.3 распределите- например, эта тетрада имеет значениеля импульсов, начиная со старшей тет(Р), то код 0010 1111(2 Р) обраУрады, через селектор тетрад 2, посту- зованный содержимым регистров 17 1пают на вход 13 блока промежуточных и 18.1, преобразуется в блоках памяпреобразований, далее под управлени- З 0 ти 19 1 и 20 1и . в двоично-десятичныйем сигнала, поступающего по шине 8 код, .который равен 47 (0100, 0111),через селектор 16.1 пост аР, о...

Номер патента: 1144102

Опубликовано: 07.03.1985

Авторы: Грицык, Луцык, Паленичка

МПК: G06F 7/02

Метки: вычисления, двоичных, порядковых, последовательности, разрядных, статистик, чисел

...знакового разряда которогоподключен к входу управления записьюрегистра порога и входу элемента НЕ,выход которого подключен к вторымвходам всех элементов ИСКЛЮЧАЮЩЕЕ ИЛИи является выходом устройства, входсинхронизации сумматора соединен свыходом управляющего щ-входового элемента ИЛИ, входы которого подключены к шинам управления поразряднымсравнением,На фиг, 1 показана структурнаясхема предлагаемого устройства; нафиг, 2 - схема сумматора для сложения и одноразрядных двоичных чисел.Устройство содержит и щ-разрядныхрегистров 1, и групп элементов И 2,щ и-входовых элементов ИЛИ 3, и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4, и триггеров 5, шины б управления, сумматор 7для сложения и одноразрядных двоичных чисел, регистр 8 порога, управляющий...

Номер патента: 1146827

Опубликовано: 23.03.1985

Авторы: Беляев, Покрасс

МПК: H04L 27/22

Метки: двоичных, демодуляции, сигналов

...5, двухсторонние управляемые ограничите 35 ли 6, первый дополнительньй сумма 4 тор 7, сумматоры 8, перемножители 9,сумматоры-формирователи 1 О, счет чик 11, регистр 12 сдвига, ключ 13, реле 14, второй дополнительный сумУстройство работает следующим образом.С выхода блока 1 сигнал по каждо компоненте в виде отсчетов длительностью Т поступает на вход линии 3 задержки. На выходах линии 3 задержки в каждый момент времени Т имеется И отсчетов сигнала. На выходах блока 4 оценки импулвсной реакции канала имеем И отсчетов импульсной реакМ 1146827 2Изобретение относится к техникерадиосвязи и:может использоватьсяв системах. передачи дискретной инфор.мации по каналам связи с рассеяниемэнергии принимаемых сигналов во времени и по частоте.По...

Номер патента: 1156061

Опубликовано: 15.05.1985

Авторы: Богданов, Гуляев

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...единичный логический уровенькоторый открывает элемент И 8 по со- щ)ответствующему входу. При этом еслихотя бы одно из сравниваемых чиселотрицательно, то "1" знакового разряда через элементы ИЛИ 4, И 8устанавливает триггер 11 в единичное юсостояние.Пусть на входы устройства поступают два отрицательных числа: - 5(1.101) - на вход - 3 (1,011)на вход 2. После прохождения знаковыл 50разрядов (первого такта) триггер 11находится в единичном состоянии. Кроме того, на первом такте единичныелогические уровни знаковых разрядовсравниваемых чисел поступают на входы Яэлемента НЕРАВНОЗНАЧНОСТЬ 3, на выходе которого вырабатывается нулевойлогический уровень, запирающий элементы И 6 и 7, поэтому триггеры 9 и 10 остаются в нулевом состоянии....

Номер патента: 1156066

Опубликовано: 15.05.1985

Автор: Иванов

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...И соединены с первыми входами соответствующих трехвходовых сумматоров, вторые входы которых, кроме последнего трехвходового сумматора, соеди иены с выходами соответствующих элементов задержки, вход д-го элемента задержки, кроме последнего, соединен 2с выходом суммы (г+1)-го трехвходового сумматора, вход и-го элемента задержки соединен с выходом поразрядного переноса и-го трехвходового сумматора, выход суммы первого трехвходового сумматора соединен с выходом устройства, вход логического"0" устройства соединен с третьим входом первого трехвходового сумматора, выход поразрядного переноса 3-го трехвходового сумматора соединен с третьим входом (3+1)-го трехвходового сумматора (где )=1, 2п), выход и-го элемента задержки соединен с вторым...

Номер патента: 1156110

Опубликовано: 15.05.1985

Автор: Кулаковский

МПК: G08C 19/28

Метки: двоичных, комбинации, обнаружения, приема, сигналов

...и порогового элемента,третий регистр, входы которого являются четвертыми входами устройства,выходы третьего регистра соединеныс соответствующими третьими входами порогового элемента, выход которого является выходом устройства,введены второй счетчик и второй коммутатор, третий выход хроцизаторасоединен с третьим входом первогорегистра, объединенные первые входывторого счетчика и второго коммутатора являются пятым входом устройства, второй вход второго счетчикаявляется шестым входом устройства,выходы первого счетчика, второго счетчика, первого коммутатора и первые выходы второго регистра соединены соответственно с вторыми, третьими, четвертым и пятыми входами второго коммутатора, выходы которого соединены ссоответствующими...

Номер патента: 805815

Опубликовано: 30.06.1985

Авторы: Букатова, Голик, Елинсон, Перов, Шаров

МПК: G06F 7/56

Метки: вычисления, двоичных, логических, многих, оптикоэлектронное, переменных, функций

...работает следующимобразом,Дифракционный дискретный дефлектор 2, управляемый электрическими сигналами, преобразует-разрядное двоичное слово, поступающее на его электрические входы в двоичную .реакцию. При работе оптоэлектронного устройства на его входы по световодам 19, 19 одновременно приходит несколько (25)й -разрядных двоичных входных словпоэтому И-разрядное двоичное слово, подаваемое на дискретный дефлектор 2, формируется с помощью блока, состоящего из И взвешивающих дискретных дефлекторов 10, двух входных фотоприемных матриц 11, 11 лазеров 3 и линейки Фотоприемников 4, Каждый из и взвешивающих дефлекторов 10 имеет 2 5 электрических входовкаждый из которых соединен с соответствующим элементом входных Фотоприемных матриц 11, 11, при...

Номер патента: 1164892

Опубликовано: 30.06.1985

Авторы: Генин, Мизин

МПК: H03M 13/25

Метки: двоичных, передачи, приема, сигналов

...межсимвольную интерференцию из-за некоипенсируемых опережающих импульсов, осуще 4ствлять восстановление исходногосигнала следующим образом,На приемной стороне фиксируют нетолько амплитуду, но и знак полярности каждого импульса и по ранее декодированным импульсам с учетомзнака их полярности и корреляционного преобразования вырабатывают сигнал предсказания знака полярностиосновного импульса последующегоотсчетного момента.Перед сравнением амплитуды каждогоимпульса с порогом сравнивают его.фактический знак полярности с предсказанным знаком полярности и принх несовпадении: увеличивают первона-.чально установленный порог,Несовпадение знаков полярностипри правильном восстановлении ранеепринятого сигнала свидетельствует,что принятый...

Номер патента: 1166133

Опубликовано: 07.07.1985

Автор: Омаров

МПК: G06F 7/00

Метки: векторов, двоичных, сжатия

...включает первый и второй элементы И, элемент ИЛИ и два элемента НЕ, в каждую ячейку введены третий и четвертый элементы И и второй элемент ИЛИ, причем первые входы всех ячеек.являются входами исходного двоичного вектора устройства, второй вход и-й ячейки является входом нулевого значения сигнала устройства, второй вход каздой д-й ячейки соединен с первым выходом+ 1-й ячейки, третий вход первой ячейки является входом единичного значения сигнала устройства, третий вход ь-й ячейки соединен с вторым выходом 1-1-й ячейки, третьи выходы всех ячеек являются выходами устройства, а в каждой ячейке первый ее вход соединен с первыми входами первого и второго элементов И и с входом первого элемента НЕ, выход которого подключен к первым входам...

Номер патента: 1167603

Опубликовано: 15.07.1985

Автор: Стрельченок

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...в регистре2, то срабатывает элемент И 3, Единичный сигнал с этого элемента,проходя через элемент И 7, ввидутого, что триггер 5 находится в состоянии "0", поступает на вход 8триггера 6 и переводит его в едпничное состояние, Б дальнейшем, присравнении последующих разрядов чиселсостояние триггеров 5 и 6 не меняется. Если же сказывается большим старший разряд числа, находящегося в 45регистре 2, то срабатывает элементИ 4, что, в своюочередь, приводитк установлению в единичное состояние триггера 5. Поэтому состояние триггеров несет информацию о том, какоечисло больше. Если триггер б находится в единичном состоянии, то больше число, находящееся в регистре 1если триггер 5 находится в единичномсостоянии, то больше число, находящееся в...

Номер патента: 1168926

Опубликовано: 23.07.1985

Авторы: Бутов, Морозевич

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...9, группа элементов И 10, группа элементов ИЛИ 1, многовходовый элемент И 12, выход 13 индикации.Устройство работает следующим образом.Перед началом работы в кольцевые регистры 1 сдвига со входов 8 заносятся исходные числа, подлежащие сравнению, При поиске максимального числа на шину 7 задания режима подается уровень логического нуля, а при поиске минимального числа - уровень логической единицы.Устройство находит экспериментальное (максимальное или минимальное) число за гп тактов, где гп - число разрядов каждого из регистров 1. В течение очередного 1-го такта, где 1 АЙ 1, 2 пф, анализируется наличие хотя бы одной единицы в одноименных (т - 1+1) -х разрядах сравниваемых чисел, и если в этих разрядах содержится хотя бы одна единица,...

Номер патента: 1173408

Опубликовано: 15.08.1985

Автор: Мурашко

МПК: G06F 7/04

Метки: двоичных, максимального, чисел

...в первую группу элементов 21 памяти заносят все стар 1шие разряды н двоичных чисел,далее в последующие группы заносятся все разряды чисел в порядке убывания старшинства разрядов, а в группе элементов 2 памяти заносятся все младшие разряды п двоичных чи-, сел. Регистр 10 результата обнуляется.В устройство по входу 7 поступает сигнал начала операции, по которому осуществляется запуск генератора 8 импульсов. Генератор 8 импульсов вырабатывает серию импульсов стробирования для элементов И 5, элемента И 9, элементов И 11 , причем сигналом разрешения для элементов И 5,. и элемента И 9 является сам тактовый импульс, а для элементов И 11 - отсутствие тактового импульса на их первых входах.В случае 1, если хотя бы в одном из элементов 2...

Номер патента: 1173416

Опубликовано: 15.08.1985

Автор: Иванов

МПК: G06F 11/28

Метки: двоичных, искажений, обнаружения, последовательностях

...синхроимпульса в счетчике окажется код 1100. Предположим, что при повторном поступлении анализируемой последовательности исказятся два подчеркнутых символа. В этом 5 п случае, очевидно, окончательное состояние счетчика также будет равно 1100, т.е. искажения не будут.обнаружены, Еслиобъединить в одном устройстве по известным правилам методсчета состояний и сигнатурный анализ(для определенности рассмотримчетырехразрядный Формирователь сигнатур, аналогичный на фиг. 1), т,е. подать анализируемую последовательность на входы счетчика 4 и формирователя сигнатур одновременно, тои в этом случае указанные искажения не будут обнаружены, так как формирователь сигнатур, как известно, не обнаруживает двойные ошибки при расстоянии между искаженными...

Номер патента: 1182509

Опубликовано: 30.09.1985

Автор: Мурашко

МПК: G06F 7/06

Метки: двоичных, сортировки, чисел

...код (см. таблицу). Устройство работает следующим образом.В исходном состоянии в счетчики 1 -1 произвольно заносятся сортируемые числа, поступающие по входам 15,-15 я, Выходной счетчик 2, триггеры 3 -3 и 41-4, а также буферный счетчик 9, регистр 11 адреса и выходные регистры 13-13, .обнуляются. Триггер 22 установлен в нулевое состояние, так что на его выходе имеется нулевой потенциал и генератор 18 тактовых импульсов заблокирован, 40 Триггер 24 установлен в нулевое состояние так, что на его первом (прямом) выходе нулевой потенциал. (Цепи начальной установки элементов устройства на фиг, 1 и 2 не показа ны). Задача состоит в том, что записанные во входных счетчиках 1 -1 числа в конце сортировки перенести в выходные регистры 131-13 в...

Номер патента: 1185630

Опубликовано: 15.10.1985

Авторы: Красковский, Семенов

МПК: H04L 7/02

Метки: двоичных, регенератор, сигналов

...блок 24 состоит из четырех КБ - триггеров 117- 120, двух трехвходовых элементов И 12 1 и 122 и элемент ИЛИ 123, третий решающий блок 22 состоит из трех КБ - триггеров 124, 125 и 126, двух трехвходовыхэлементов И 127 и 128 и элемент ИЛИ 129, блок 31 регистрации знакоперемен состоит из двух двухвходовыхэлементов И-НЕ 130 и 131, КБ -триггера 132.Регенератор двоичных сигналов работает следующим образом.С помощью блока 21 фаэирования, формирователя 22 сигнала опорных частот и делителя 34 осуществлено фазирование тактовых импульсов по отношению к входному сигналу. Формирование зоны анализа производится следующим образом. В вьщелителе 13 фронтов сигнала создаются узкие импульсы в моментсмены знака посылок. Эти импульсы поступают на вход...

Номер патента: 1191907

Опубликовано: 15.11.1985

Авторы: Грузных, Дмитриев

МПК: G06F 7/52

Метки: двоичных, дополнительном, коде, умножения, чисел

...выходами соответственно 12, 13 и 14 подключены в соответствии со значениями своих весов с входами одноразрядных су маторов 2 матрицы. Входы эле- З 0 ментов И 1 матрицы соединены с входами Ь и 7. Входы сумматора 5 по мо; дулю два подключены к входам 8 и 9. Информационные входы преобразователей 3 и 4 соединены соответственно с входами Ь и 7, а входы управления включением - с входами 9 и 8. Выходы суммы последних в каждом столбце сумматоров 2 матрицы соединены с выходами 1 О. Выход 40 сумматора 5 по модулю два подключен к выходу 11.Устройство работает следующим образом.В прямом коде при выполнении опе рации умножения осуществляется умножение модулей по формуле)Е) = х 1 1 у 1. (1)Знак результата умножения определяется иэ выражениязхп Е...

Номер патента: 1191909

Опубликовано: 15.11.1985

Авторы: Крищишин, Черкасский

МПК: G06F 7/556

Метки: двоичных, конвейерное, массивов, потенцирования, чисел

...45разрядов второго регистра 5 соединеныс адресными входами первого блока.памяти 6 и входами пятого регистра10. Выходы первого сумматора 7 соединены с входами четвертого регистра9. Выходы, четвертого регистра 9 соединены с входами квадратора 11, выходы которого соединены с входамиседьмого регистра 13, Выходы пятогорегистра 10 соединены с входами восьмого регистра 14. Выходы восьмогоегистра 14 соединены с адреснымиходами второго блока памяти 15,09 4Кроме этого, выход первого разрядавосьмого регистра 14 соединен с входом элемента НЕ 16 и управляющим входом коммутатора 19, Выходы второгоблока памяти 15 соединены с вторымивходами третьего сумматора 18, первые входы которого соединены с выходами седьмого регистра 13 со сдвигомна один разряд...

Номер патента: 1193658

Опубликовано: 23.11.1985

Авторы: Дорошин, Перегудов

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...триггеры 8 и 9, элемент И 10, выходы1.1-13 устройства.Устройство работает следугощимобразом.Перед началом сравнения по входу5 начальной установки поступаетсигнал сброса и устанавливает .триггеры 8 и 9 в нулевое состояние. Первое сравниваемое числоподается по входу 2 таким образом,чтобы в и-разрядном счетчике 1установилось его инверсное значение,После этого по входу 3 через элемент ИЛИ б на информационный вход. младшего разряда счетчика 1 поступает второе число в виде число-Импульсной последовательиости. Когдавторое число передано, по входу 4разрешения сравнения поступает сигнал, и ца одном из выходов 11-13формируется результат сравненияв виде единичного сигнала. На выходах 11-13 результат сравнения сохраняется до поступления сигналаца...

Номер патента: 1193659

Опубликовано: 23.11.1985

Автор: Горохов

МПК: G06F 7/04

Метки: двоичных, двух, разрядных, сравнения, чисел

...2 р-го разряда первого числа устройства и входом прямого значения 2 р-го разряда второго числа устройства, пятый вход х-й ячейки сравнения Б-го яруса соединен с третьим выходом (2-1)-й ячейки , сравнения (Б)-го яруса, шестой вход 1-й ячейки сравнения Б-го яруса соединен с третьим выходом (21.)-й 59ячейки сравнения (Б)-го яруса, в каждой ячейке сравнения Б-го яруса пятый вход ячейки соединен с вторыми входами первого, второго и третьего элементов И-НЕ, шестой вход ячейки подключен к третьим входам второго и третьего элементов И-НЕ, третий и четвертый входы ячейки соединены с четвертыми входами соответственно второго и третьего элементов И-НЕ, выходы второго и первого элементов И-НЕ являются соответственно вторым и третьим выходами...

Номер патента: 1193665

Опубликовано: 23.11.1985

Авторы: Домбровский, Дуда

МПК: G06F 7/50

Метки: двоичных, суммирования, чисел

...содержит параллельный сумматор 1, элементы И 2-4, ИЛИ 5 и 6 и ЗАПРЕТ 7 и 8. Устройство содержит входные числовые шины 9 и 10 слагаемых и входные шины 11 и 12 знаков, а также входы 13 и 14 задания режима и выходную числовую шину 15, выходную шину 16 знака,Устройство для суммирования двоичных чисел работает следующим образом.Числа А и В, поступающие на соот" ветствующие входные шины 9,11 и 10,12 устройства, представлены и числовыми и двумя знаковыми разрядами, а результат С на шинах 15 и 16 устройства представлен также и числовыми и двумя знаковыми разрядами. При этомчисла А и В, поступающие на соответствующие шины 9, 11 и 10,12 устройства, кодируются обратными или дополнительными модифицированными кодами, а результат С на шинах 15 и 16...

Номер патента: 1197116

Опубликовано: 07.12.1985

Автор: Кулаковский

МПК: H04L 1/00, H04L 7/00

Метки: двоичных, приема, сигналов

...поступают на информационный вход второго блока задержки 4, который задерживает их на время 1 =1 + " под управлением тактовых импульсов, поступающих на первый и второй тактовые входы второго блока 4 задержки, с первого и второго выходов,блока 9 синхронизации.Двоичные сигналы с выхода второго регистра 2 и второго блока 4 задержки поступают соответственно на первый и второй входы коммутатора 7. Оба сигнала имеют одинаковую задержку относительно принимаемых двоичных сигналов, но отличаются задержкой, в их регистрации, 20Диаграммы (фиг. 5) соответствуют случаю, когда длительность паузы меньше времени вхождения в фазу, сообщения. начинаются с новой фазой единичных элементов, Так как первый блок 5 регистрации принимает решения...

Номер патента: 1198507

Опубликовано: 15.12.1985

Авторы: Крылов, Липатова

МПК: G06F 7/02

Метки: двоичных, единиц, кодах, сравнения, числа

...11-1) находится в нулевом состоянии, а (1+1)-й триггер 1 (2) - в единичном состоянии, то-й элемент И 3 (4) будет открыт и сигнал с его выхода установит 1 -й триггер 1 (2) в единичное состояние, а (к+1)-й триггер 1 (2) - в нулевое состояние. Если первые триггеры 1 и 2 установятся в единичное состояние, то по очередному тактовому сигналу эле-1985072мент И 7 откроется и сигнал с еговыхода установит оба первых триггера 1 и 2 в нулевое состояние.В устройстве в течение. действиясигнала на входе 12 происходит параллельно-последовательное переключение триггеров 1 и 2, в результатекоторого происходит сдвиг единицв сторону первого разряда и взаим 10 ное их уничтожение в первом разряде.Если число единиц в первом кодебыло больше, то все триггеры 2...

Номер патента: 1198511

Опубликовано: 15.12.1985

Авторы: Домбровский, Дуда

МПК: G06F 7/50

Метки: двоичных, суммирования, чисел

...единичный сигнал будет на выходе элемента И 3;во всех разрядах счетчика 2 еди ницы, а поступающее число положительное, т.е. накопленная сумма равна1,111, ххх, а поступающее число равно О,ООО, хх..х, и при 5 0 20 25 жительное, то оно складывается в сумматорес младшими разрядами накопленной суммы. Если при сложении возникает единица переноса на выходе 17 переноса сумматора 1, то через элемент 1 О задержки сигнал об этом поступает на суммирующий вход счетчика 2 и к (и+)-му разряд накопленной суммы будет прибавлена единица.Если очередное поступившее на входы 11 и 12 устройства число отрицательное, то на знаковом входе 12 устройства будет "1", которая через элемент ЗАПРЕТ 9 (сигнал переноса на выходе 17 переноса сумматора 1 еще не успевает...

Номер патента: 1198518

Опубликовано: 15.12.1985

Авторы: Анишин, Щеренков

МПК: G06F 7/58

Метки: генератор, двоичных, случайных, чисел

...элементИ 14, элемент И 15 с инверснымивходами и элемент ИЛИ 16 с инверснымвыходом.Генератор работает следующимобразом.Пуассоновский поток импульсов интенсивностью 2 Л с выхода генератора 1 через открытый в отсутствиеимпульсов опроса элемент ЗАПРЕТ 2поступает на вход равновероятностного двухполюсника 3; На выходахдвухполюсника 3 образуются два независимле пуассоновские потока с интенсивностью 1. Первый поток интенсивностью А поступает на суммирующийвход реверсивного счетчика 5, второй.поток той же интенсивностина вычитающий вход реверсивногосчетчика 5 и вход делителя 4 частотыНа выходе делителя 4 образуется поток Эрланга К го порядка с параметром й, где (1 с +1) - коэффициентделения делителя 4 частоты,Дпя облегчения анализа...

Номер патента: 1200282

Опубликовано: 23.12.1985

Авторы: Глухова, Мороз, Пешков

МПК: G06F 7/52

Метки: двоичных, десятичных, матричное, умножения, чисел

...11 формируется сигнал, обеспечивающий прием результата псевдодвоичного умножения десятичных сомножителей в регистр 4 исброс регистра 3 в ноль по входу 7.Одновременно с этим появляетсяпотенциальный сигнал на входе 12.Данный сигнал поступает на управляющий вход 13 матрицы 1. По егопереднему фронту межтетрадные переносы, формируемые при псевдодвоичном умножении в каждой линейке10 сумматора модулей 16 матрицы,запоминаются в предыдущей линейке,Каждая строка модулей 16 умножения управляется соответствующейтетрадой множителя, В состав каж 15 дого модуля 16 входят четыре линейки сумматоров, осуществляющих прибавление к ранее накопленной суммечастичных произведений необходимогократного, если соответствующий биттетрады множителя равен...