Патенты с меткой «двоичных»

Номер патента: 1070543

Опубликовано: 30.01.1984

Автор: Кулаковский

МПК: G06F 7/02

Метки: выделения, двоичных, разрядных, чисел, числа, экстремального

...анализа последукв 1 их разрядов и второму входу второго элемента. И 1-й группы, второй вход первого элемента И 1-й группы подключен к .1-му входу младших разрядов первого двухразрядного модуля анализа послеЬующих разрядов, а выход - к соответствующему входу элемента ИЛИ-НЕ первого двухразрядного модуля анализа последующих разрядов, выход второго элемента И подключен к 1-му выходу первого днухразрядного модуля анализа последующих разрядов, (и+1)-й.выход которого соединен с выхоДом элемента ИЛИ-НЕ первого двухразрядного модуля анализа последующих разрядов и вторы- ми входами элементов ИЛИ всех групп элементов И, ИЛИ, введены (ш-)-1 одноразрядных модулей анализа, днаг элемента НЕ и коммутатор, где символ х) есть целая часть числа х,...

Номер патента: 1072038

Опубликовано: 07.02.1984

Авторы: Зайцев, Немкова

МПК: G06F 7/04

Метки: двоичных, кодов, сравнения

...соответственно к второму и третьему входам блока формирования результа тов сравнения и к шинам первого ивторого сравниваемых кодов, а выходы - соответственно к первому и второМУ, выходам блока формирования результатов сравнения и к шинам фйеньше" и 1 больше" устройства.При поступлении на информационныевходы А и В устройства кодов, сдвинутых .между собой по фазе, т.е. с задержкой во времени, на выходе С элемента НЕ в момент несовпадений значений уровней на входах А и В . присутствуют низкие уровни напряжения (вторая и третья строки на фиг. 3), а в .момент совпадения- высокие (первая и четвертая строки на фиг. 3). На выходе С элемента НЕ, соединенного с входом 1 счетчика 3, низкие уровни напряжений разрешают счет импульсов, поступающих...

Номер патента: 1072278

Опубликовано: 07.02.1984

Авторы: Ларин, Суханов

МПК: H04J 3/00

Метки: асинхронного, двоичных, сигналов, синхронных, сопряжения

...декодер и блок прогнозирования, выход которого подключен к входу блока АПЧ, а. другие выходы блока цикловой синхронизации йодключены к входам коммутатора и декодера, другой вход которого соединен с дополнительным выходом коммутатора 2 .Однако известное устройство не обеспечивает высокой точности сопряжения.Цель изобретения - повышение точности сопряжения. Поставленная цель достигается тем,что в устройстве асинхронного сопря-.жения синхронных двоичных сигналов,содержащее на передающей сторонепоследовательно соединенные. блок запуска и счетчик, блок цикловой .синхронизации, вход которого соединенс первым выходом блока запуска, управляемый распрямитель, выходы раэруов которого подключены к первымвходам блока памяти, второй вход которого...

Номер патента: 1075257

Опубликовано: 23.02.1984

Автор: Попов

МПК: G06F 7/02

Метки: двоичных, сравнения, чисел

...65 контактов герконового реле данногоразряда - к минусовой шине питания,второй вывод обмотки реле признака .превышения первого числа -го разряда через первый нормально разомкнутый контакт этого реле подключенк катодам (и)-х диодов диодной матрицы, аноды которых соединены черезбапластные сопротивления с шинами(+1)-го, (+2)-го и и-го разрядов второго числа, второй выводобмотки реле признака превышениявторого числа -го разряда черезпервый нормально разомкнутый контакт этого реле подключен к катодам (и-х)-х диодов диодной матрицы, аноды которых соединены черезбалластные сопротивления с шинами(+1)-го (+2)-го и и-го разрядовпервого числа, минусовая шина питания через выходные нормально разомкнутые контакты всех реле признаков...

Номер патента: 1077050

Опубликовано: 28.02.1984

Авторы: Бобырь, Вайткус, Горшков, Рябуха

МПК: H03M 13/49

Метки: двоичных, декодирования, кодов, мажоритарного

...управляющему входу коммутатора 20, информационные входы которого соединены с параллельными выходами информационного регистра 13, первый вход первого элемента 9 ИЛИ подключен к выходу первого элемента 3 И, а второй вход и выход соединены соответственно с выходом и входом информационного регистра 13, выход первого элемента 9 ИЛИ и выход коммутатора 20 соединены с выхо.дами 24 и 23 устройства соответственно, через которые осуществляется выдача информации последовательным и параллельным кодами.Устройство работает следующим образом.В исходном состоянии вспомогатель ный и информационный регистры 2 и 13 и счетчик 17 обнулены, а триггер 14 установлен в единичное состояние (под единичным состоянием триггера 14 понимается состояние, когда на...

Номер патента: 1078662

Опубликовано: 07.03.1984

Авторы: Зайкин, Николаев

МПК: H04L 27/22

Метки: двоичных, демодуляции, сигналов

...первые входы перемножите лей 5, они подразделяются на первые (выше главной диагонали, т;е. для( 0 )и вторые перемножители ,), 0 1. Первые перемножители 5 получают управление от регистра сдвига б - это информационные символы Ъ+х), являющиеся окончательными оценками для передаваемых символов с 1;+, .Ь., =а., с),=-,-2ил+с И 60 Вторые перемножители 5 получают управление от блока 10 - это информационные символы Ь+ , являющиеся пробными значениями (псевдооценками) для а;+,) . 65"Ь,: д,:ох 9- 2 ".,-1,С учетом отрицательного масштабного множителя, которьхи может бытьвведен или на выходах блока 3, илив перемножителях.5, или на входахсумматоров 4, на выходах сумматоров(нолер К сумматора совпадает с номером отвода многоотводной линии 2...

Номер патента: 1083389

Опубликовано: 30.03.1984

Авторы: Дунева, Подлубный, Поставский, Хазан

МПК: H04L 7/02

Метки: аппаратуре, двоичных, многоканальной, приемной, связи, сигналов, синхронизации, системы

...с луча налуч или перерывах связи этот принцип 45не обеспечивает достаточно высокуюпомехоустойчивость,Цель изобретения - повышение помехоустойчивости без применения специальных сигналов и в режиме частогоизменения условий связи.Поставленная цель достигается тем,.что в устройство синхронизации двоичных сигналов в приемной аппаратуремногоканальной системы связи, содержащее на входе последовательносоединенные линию задержки с отводами,блок определения Фронтов и блок 89 2подсчета фронтов, введены последова"тельно соединенные блок выработкиоценок качества синхронизации, Формирователь сброса, блок запоминанияфазы и формирователь синхросигнала,а также кольцевой коммутатор, выходыК-разрядов которого подсоединенык соответствующим входам...

Номер патента: 1083399

Опубликовано: 30.03.1984

Авторы: Ляляев, Мартыненко, Рындак, Чен

МПК: H04L 27/22

Метки: данных, двоичных, информации, потока, приема, самосинхронизирующегося

...приема, первый вход которого соединенс выходом третьего триггера, первый и второй входы которого подключены соответственно к первому и второму выходам второго блока дешифрации,первый, второй, третий, четвертый,пятый, шестой, седьмой и восьмой входы которого подключены соответственно к первому, второму, третьему, четвертому, пятому, шестому, седьмому и восьмому входам первого блока дешифрации, причем первый выход второго триггера соединен с девятым входом второго блока дешифрации, десятый вход которого соединен с вторым выходом второго триггера и с вторымвходом регистра приема. На фиг. 1 изображена структурнаяэлектрическая схема предлагаемого1083399 4 устройства; на фиг. 2 - временныедиаграммы.Устройство для приема двоичныхданных...

Номер патента: 1084785

Опубликовано: 07.04.1984

Автор: Гаврилин

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...соответственно свходами регистров 3 и 4 делителя,выходы блоков 8 и 9 сдвига соединены 25с третьим и четвертым входами сумматора-вычитателя 6, выходы блоков 10;11 сдвига соединены с третьим и четветрым входами сумматора-вычитателя 7, управляющие входы блоков 8-11сдвига соединены с выходом Фопмирователя 13 сдвига, информационныевходы которого соединены соответ ственно с выходами дешифратора 14,.входы которого соединены с выходами счетчика 15, на вход счетчика 15поступают импульсы тактовой частоты с входа 16 устройства, выходыдешифратора 14 соединены с информационными входами блока 12 анализапеременных, первый выход которого 40соединен с управляющим входом формирователя 13 сдвига, а второй выход -с управляющими входами...

Номер патента: 1085008

Опубликовано: 07.04.1984

Авторы: Красковский, Семенов

МПК: H04L 25/52

Метки: двоичных, радиоканалов, регенератор, сигналов

...определиель 6 среднего уровня, блок 15 коммутации 7, блок 8 тактовой синхронизации, блок 9 защиты от пауз и формирователь 10:регенерируемой посылки при этом дискретизатор 1 уровня со" держит резисторы 11 и 12, ступенчатые регуляторы 13 и 14,блок 15 опорного. напряжения, делитель 16 напряжения и блок 1 7 компараторов, а решающий блок содержит счетчик с дешифратором 18, триггер 19 и элемент И, 20Регенератор двоичных сигналов для25 радиоканалов работает следующим образом.Биполярный сигнал (фиг.4 а) с выхода детектора приемника поступает на вход дискретиэатора 1 уровня. В этом блоке производится дискретизация.напряжения входного сигнала по десяти уровням (фиг.4 а). Для получения необходимого уровня дискретизации на входы блока 17...

Номер патента: 1085012

Опубликовано: 07.04.1984

Авторы: Кирюшин, Хабаров, Шерман

МПК: H04L 27/22

Метки: двоичных, демодуляции, сигналов

...формирователь17 пороговых сигналов, сумматор 18с накопителем, блок 19 управления.Устройство работает следующимобразом,Алгоритм оптимальнсго приема нафоне "белого" шума, предложенный визвестном устройстве:-+1 Ч 1:о Ч 10 та к такту не меняются,и поэтому в.,их вычислении на каждом такте обр 4 а-"(ботки нет необходимости. Поэтому длялюбого фиксированного числа М перекрывающихся посылок на приеме, ал-15 горитм, реализующий выражение (2)требует на каждом такте обработкиИ+1 1 Ч +1Мпераций умножения и М - ,2операций сложения для образования 20мсум 4 .ЕУ 5, где ) =0,1 М,М 1 ф Ии кроме того, 2-1 изменений знакаи 2 -1 операций сложения для обраэования всевозможных сумма ,К.Е Ь,а также (М) 2 операцийфсложения,цля образования всевозможных сумм.Еа.с...

Номер патента: 1087985

Опубликовано: 23.04.1984

Автор: Кулаковский

МПК: G06F 7/06

Метки: двоичных, классификации, комбинаций, разрядных

...которого является -м позиционным выходом устройства, введены пороговый регистр и элемент ИЛИ-НЕ, причем входы порогового регистра ,подключена к входам задания порога устройства, выходы порогового регистра соединены с кодовыми входами (т+1)-й группы экстрематора, каждый -и выход экстрематора подключен к -у входу элемента ИЛИ-НЕ, выход которого является (в+1)-м позиционным выходом устройства,На фиг. 1 приведена схема устройства классификации М -разрядных двоичных комбинаций;на фиг. 2 временные диаграммы принимаемых двоичных сигналов и тактовых импульсов; на фиг. 3 - примеры выборочной комбинации, эталона и маски.Устройство классификации М-разрядных двоичных комбинаций (фиг.1) содержит в двоичных корреляторов 1 в экстрематор 2, элемент...

Номер патента: 1087987

Опубликовано: 23.04.1984

Авторы: Домбровский, Дуда

МПК: G06F 7/50

Метки: двоичных, суммирования, чисел

...устройства.Поставленная цель достигается тем, что в устройстве для суммирования двоичных чисел, содержащем накапливающий сумматор, счетчик, первый и второй элементы запрета, причем входы и выходы накапливающего сумма О тора являются соответственно разрядными входами устройства и младшими разрядными выходами устройства, выходы разрядов счетчика являются старшими разрядными выходами устрой- б 5 ства, знаковый выход счетчика является знаковым выходом устройства,выход переноса накапливающего сумматора соединен с прямым входом первого элемента запрета и .с инверснымвходом второго элемента запрета,прямой вход которого является знаковым входом устройства, выход второгоэлемента запрета соединен с входомвычитания счетчика и с инверснымвходом...

Номер патента: 1089575

Опубликовано: 30.04.1984

Авторы: Коробков, Ларченко, Фурманов, Холодный

МПК: G06F 7/04

Метки: двоичных, сравнивания, чисел

...низкий потенциал, который приводит к появлению на выходах логических элементов И-НЕ 5 и 6 высокого потенциала и состояние триггера остается прежним, Таким образом, прн равенст=- не одноименных разрядов сравниваемых чисел состояние триггера не изменяет ся, При неравенстве одноименныхразрядов сравниваемых чисел на выходе логическога элемента И-НЕ 8 Формируется высокий потенциал, каторьй не оказывает влияния на работу логи ческих элементов И-НЕ 5 и б по другим входам. Если на информационном входе 111 устройства подана единица, а на вход 12 подан нуль, то на выходе элемента И-НЕ 5 образуется низ кий потенциал, а на выходе элемента И-НЕ 6 - высокий потенциал., Триггер 1 переходит при этом н состояние., когда на выходеобразуется низкий...

Номер патента: 1089576

Опубликовано: 30.04.1984

Автор: Кулаковский

МПК: G06F 7/06

Метки: n-разрядных, двоичных, классификации, комбинаций

...40, управляющий вход 41, выход 42.Блок 7 циклического сдвига эталона и блок 8 циклического сдвига маскиидентичны блоку 650Устройство классификации работаетследующим образом.Принимаемые двоичные сигналы в ви"де последовательности элементарныхпосылок О1 (фиге 5 э) поступают 5Гм входу 18 корреляторов 1 на информационный вход блока 6 циклическогосдвига выборочной комбинации (Фиг, 1). На вход 19 от устройства синхронизации (на фиг. 1 не показано) поступаютсинхронизированные с двоичными сигналами тактовые импульсы (фиг, 56),Каждьй тактовый нипульс (ТИ) проходитчерез элемент ИЛИ 13 на тактовыйвход 40 блока 6, являющийся тактовымвходом регистра сдвига 35 (фиг.4),сдвигает содержимое регистра на одинФ.бит вправо и записывает в...

Номер патента: 1091155

Опубликовано: 07.05.1984

Автор: Шеремет

МПК: G06F 7/02

Метки: двоичных, сравнения, чисел

...и с входом элемента НЕ, выход которого соединен с третьими входами узлов формирования результата, выходы которых соединены с информационными выходами устройства, причем узел формирования результата содержит первый и второй элементы И и элемент ИЛИ, выход которого соединен с выходом узла формирования результата, а входы соединены с выходами первого и второго элементов И, первый вход первого элемента И соединен с первым входом узла формирования результата и с инверсным входом второго элемента И, вторые входы первого и второго элементов И соединены соответственно с вторым и третьим входами узла формирования результата.На фиг. 1 представлена функциональная схема предлагаемого устройства; на фиг, 2 - функциональная схема узла формирования...

Номер патента: 1092493

Опубликовано: 15.05.1984

Авторы: Головашкин, Любинский

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...состояние регистров группы, выходы каждого 1-го регистра группы соединены с вторыми 1 Овходами коммутирующих элементов И-й группы, входы задания порогов-й группы подключены к входам 1-горегистра группы, выход первого элемента И соединен с третьими входами коммутирующих .элементов И всехгрупп, введены дополнительные группы элементов И, элементы ИЛИ, элементы задержки, причем выход первого элемента ИЛИ через четвертыйэлемент задержки соединен с вторымвходом четвертого элемента. ИЛИ ивходами установки в нулевое состояние сдвигающего регистра и регистрачисла, выход которого соединен синформационными входами элементовИ пятой и шестой групп, управляющие входы которых через пятый ишестой элементы задержки соединеныс выходами первого и М -го...

Номер патента: 1095398

Опубликовано: 30.05.1984

Авторы: Ключко, Малофей, Щербина

МПК: G06F 11/00, H03M 13/51

Метки: двоичных, декодирования, кодов, мажоритарного, повторении, сообщения, трехкратном

...и, ячеек памяти, в каждую из которых могут записываться "О", "1" или "2", и предназначен для записи результатов обработки повторений кодовых комбинаций. Выход регистра 4 соединен с вторим входом блока 2 сравнения, вторым входом управляемого вентиля 3 и выходом 8 устройства.Детектор 5 качества предназначен для анализа каждого принимаемого символа второго повторения кодовой комбинации и вырабатывания сигнала "Стирание" в том случае, если принятый элемент не может быть отождествлен ни с "О", ни с "1". Выход детектора 5 качества соединен с первым входом блока 6 исправления стираний.Блок 6 исправления стираний предназначен для инвертирования символа второго повторения в том случае, если он не совпадает с одноименным символом первого...

Номер патента: 1096638

Опубликовано: 07.06.1984

Автор: Паленичка

МПК: G06F 7/02

Метки: двоичных, максимальной, последовательности, разрядных, чисел

...к инФормационному выходу компараторного переключателя, управляющий выход которого подключен к входу разрешения записи регистра, входы разрядов которого соединены с выходами соответствующих триггеров, вход управления сдви. гом, П -разрядного сдвигового регистра соединен с шиной сигналов сдвига устройства, входы установки 25 в нулевое состояние регистра и М-разрядного регистра сдвига подключены к шине начальной установки устройства. На фиг.1 изображена структурная схема предлагаемого устройства; на Фиг.2 - структурная схема компараторного переключателя.Устройство содержит р трехвходовых элементов И 1, 11 -входовый элемент ИЛИ 2, и -элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3, 11 триггеров 4, компараторный переключатель 5, П -разрядный сдвиговый...

Номер патента: 1098100

Опубликовано: 15.06.1984

Автор: Косолапов

МПК: H03K 3/00

Метки: двоичных, кодовых, номеров, последовательностей, элементов

...10 тактовых импульсов,элемент 11 И, элементы 12 и 13 задержки, элемент 14 НЕ, элемент15 ИЛИ, триггер 16, элементы 17 и18 И, элемент 19 ИЛИ.Устройство работает следующим образом."1" в .-ойстроке и 1-ом столбце матрицы Е означает, что выход 1-го разряда регистра 3 сдвига соединен с входом 1-го разряда, "0" показывает на отсутствие соединения, Число, записанное в счетчик 5, в случае, если блок 2 сравнения не сработал, не поступает на выход устройства, так как ключи 6 закрыты из-за отсутствия разорешающего импульса с выхода элемента 18 И блока 4 управления. При этом на один вход элемента 18 И поступает "0" с выхода блока 2 сравнения, а на другой вход поступает импульс от генератора 10, прошедший через эле:мент 15 ИЛИ и задержанный в...

Номер патента: 1100749

Опубликовано: 30.06.1984

Авторы: Андросенко, Власов, Ландык, Морозов

МПК: H04L 25/49

Метки: двоичных, передачи, сигналов

...входы второго и третьего блоков совпадения соединены с выходамиКБ-триггера, выходы второго и третьего блоков совпадения соединены свторым и третьим входами блокалогического сложения.На Фиг.1 изображена структурнаяэлектрическая схема предлагаемогоустройства; на фиг, 2 - временные ди 60аграюы, пояснякщие работу устройства.Устройство передачи двоичныхсигналов содержит источник 1 цифро-вого сигнала, источник 2 синхросиг нала, блоки 3 и 4 задержки, ЯБ-триггер 5, блоки б, 7 и 8 совпадения,блок 9 логического сложения, счетный триггер 10, согласующий блок 11.Устройство работает следующимобразом.Цифровой двоичный сигнал (фиг.2 о)источника 1 поступает на первыйвход блока б совпадения. Синхроимпульсы первой серии (фиг.2 О) с...

Номер патента: 1103223

Опубликовано: 15.07.1984

Авторы: Домбровский, Дуда

МПК: G06F 7/50

Метки: двоичных, суммирования, чисел

...вход которого подключен к выходу второго элемента запрета, выход второго элемента ИЛИ соединен с третьим входом четвертого элемента И и входом элемента НЕ, выходкоторого соединен с третьим входом третьего элемента И, четвертый вход которого подключен к выходу переполнения накапливающего сумматора.На чертеже представлена блок-схема устройства.Устройство содержит накапливающий сумматор 1, счетчик 2, элементы запрета 3, 4, элементы И 5-10, элементы ИЛИ 11, 12, элементы НЕ 13, знако. вый вход 14 устройства, разрядные входы 15 устройства, вход синхронизации 16 устройства, вход выбора режима 17 устройства, младшие разрядные выходы 18 устройства, старшие разрядные выходы 19 устройства, знаковый выход 20 устройства.Устройство работает...

Номер патента: 1103224

Опубликовано: 15.07.1984

Авторы: Святный, Соловьев

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...восьмой элемент И, элемент И-НЕ, триггер, причем прямой выход триггера соединен с третьим входом четвертого элемента И, а инверсный выход триггера соединен с вторым входом второго элемента И и с первым входом восьмого элемента И, второй вход которого соединен с выходом первого элемента И, первый вход элемента И-НЕ соединен с вторым входом третьего элемента И, третий вход восьмого элемента И соединен с входом анализа величины делителя блока управления, первый и второй входы мультиплексора соединены соответственно с первым и вторым входами анализа разрядов блока управления, второй вход элемента И-НЕ соединен с входом управления синхронизацией блока управления, выход восьмого элемента И соединен с прямым входом триггера, выход элемента...

Номер патента: 1104503

Опубликовано: 23.07.1984

Авторы: Ерошко, Шубина

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...йричем вход 1 -го разряда 1 -го сравниваемого числа устройства,где- 1,2.п 1 ( % - число разрядов сравниваемых чисел), соединен с первым информационным входом 1 -го элемента 2 И-ИЛИ 1 -й группы, выход которого подключен к входу установки в единичное состояние 1 -го разряда 1 -го регистра, и информационным входом 1 -го элемента И управления записью 1 -й группы, выход которого подключен к входу установки в единич-.1ное состояние 1 -го разряда 1 -го выходного регистра, выход 1 -го разряда которого соединен с информационным входом-го выходного элемента И 11-й группы, выход, которого является выходом-го разряда 1 -го числа выходного множества устройства,выходы разрядов каждого 1 -го регистра заданного множества подключены к соответствующим...

Номер патента: 1104504

Опубликовано: 23.07.1984

Авторы: Крылов, Шубина

МПК: G06F 7/06

Метки: двоичных, сортировки, чисел

...вто. рой группы которого соединены с выходами-х многовходовых элементов ИЛИ, первый выход блока .сравнения 15 подключен к первому входу элемента И управления выдачей числа, второйьвход которого подключен к шине тактовых импульсов устройства, а выходк управляющим входам элементов И 20 съема числа всех столбцов и входу элемента задержки, второй выход блока сравнения является выходом конца работы устройства, в каждой ячейке анализа выходы второго и третьего 25 элементов запрета соединены с первым и вторым входами второго элемента ИЛИ, вторые информационные входы второго и Третьего элементов запрета-йячейки анализа соединены соответст- ЗОвенно с шинами инверсного и прямого кода 1 -го разряда-го числа устройства, выход второго элемента ИЛИ 1...

Номер патента: 1106014

Опубликовано: 30.07.1984

Автор: Косолапов

МПК: H03K 13/24

Метки: двоичных, декодирования, мажоритарного, последовательностей

...М-последовательности.На чертеже представлена блок-схема устройства. 55Устройство мажоритарного декодиро.вания двоичных последовательностей содержит входной регистр 1, блок 2 014 2проверочных сумматоров, мажоритарный элемент 3, дополнительный регистр 4 и определитель 5 координат.Выходы входного регистра 1 через блок 2 проверочных сумматоров подклю, чены к входам мажоритарного элемента 3, выход которого соединен с входом дополнительного регистра 4, выходы которого подключены к соответст вующим входам определителя 5 координат, а выходы последнего являются выходами устройства.Устройство предназначено для определения координат ненулевых элементов поля СР(2 ), задаваемых первообэразным полиномом Г(х) =Х+Х+1. Однако ,структура устройства и...

Номер патента: 1107326

Опубликовано: 07.08.1984

Авторы: Зайкин, Покрасс

МПК: H04L 27/22

Метки: двоичных, демодуляции, сигналов

...блок 11 детекторов 11 ввторой блок 12 ключей 12 - 12 ц, второй блок 13 детекторов 13 -13 м, первый и второй параллельно-последовательные накапливающие регистры 14 и 15 соответственно, блок 16 сравнения.Устройство работает следующим образом.С выхода расщепителя 1 сигнал по каждой компоненте в виде отсчетов длительностью Т поступает на вход вычитающего блока 3, где в каждый момент времени Т, имеется М отсчетоГреакции канала на элементарнуюпосыпку, поступающих с блока 6. Т 5- длительность реакции канала наэлементарную посыпку). С выходовблока формирования двоичных комбинаций 7 на другие входы перемножителей 5 в течение тактового интервалаТ поочередно поступают 2 различных двоичных комбинаций длины М, изкоторых на основе отсчетов...

Номер патента: 1109737

Опубликовано: 23.08.1984

Авторы: Дорогобедов, Шлома

МПК: G06F 7/02

Метки: двоичных, сравнения, чисел

...ИЛИ, входы которого соединеныс выходами элементов И, первые входы первого и второго элементов И1-го узла сравнения, где=1,2, ,м,соединены с шиной 1-го разряда перного сравниваемого числа устройства,второй вход второго элемента И ипервый вход третьего элемента Исоединены с шиной 1 -го разрядавторого сравниваемого числа устройства, вторые входы первого и третьего элементов И каждого узла сравнения подключены к управляющемуйходу этого узла сравнения, введеныэлемент задержки и элемент НЕ, выходкоторого подключен к управляющемувходу узла сравнения младшего разряда, а вход через элемент задержкик выходу элемента ИЛИ ;в -го узласравнения, выход элемента ИЛИ -гоузла сравнения, где 1=1,2(т), .соединен с управляющим нходом (+1)-го узла...

Номер патента: 1116431

Опубликовано: 30.09.1984

Автор: Иванов

МПК: H03M 13/51

Метки: двоичных, последовательностей

...входами -й группы блока сложения по модулю Ь, контролируемые входы устройства соединены с соответствующими вхчдами (И+1) -й группы блока сложения помодулю Ь, вход старшего разряда (И ++1)-й группы которого соединены с шиной нулевого потенциала, тактовый входустройства соединен с тактовыми входами регистров,На фиг, 1 приведена схема предлагаемого устройства на фиг. 2 - пример построения устройства для случая Ф(х)=Зх+х+4, Ь=5, которое имеютконтролируемые 1 ,1и тактовый2 входы, содержит блок 3 сложения помодулю Ь, М-разрядные регистры 414 я, число которых равно степени неприводимого многочлена, блоки 55 н умножения по модулю Ь, блок 6 деления на (Ь-ао), где а о - свободныйчлен неприводимого многочлена максимального периода. Ь -...

Номер патента: 1119008

Опубликовано: 15.10.1984

Авторы: Драбкин, Евдокимов, Жариков, Каплан, Крейндлин, Ромашов

МПК: G06F 7/52

Метки: двоичных, дополнительных, кодах, умножения, чисел

...регистра 4 поразрядных суммсоединен с соответствующими разрядами второго входа сумматора 3 со сдвигом вправо на два разряда, пятый выход дешифратора 5 циФр множителя через триггер 7 соединен с четвертымвходом дешифратора 5 цифр множителя,выход нулевого разряда сдвиговогорегистра 2 множителя соединен спятым входом дешифратора 5 цифр множителя, третий выход которого соединен с третьим входом сумматора 3, выходы двух первых младших разрядов сумматора 3 соединены соответственно с входами первого и второго знаковых разрядов сдвигового регистра 2 множителя, "выход триггера 7 соединен с входом установки в ноль триггера 6.Устройство работает следующим образом.Перед выполнением умножителя в регистре 1 множимого хранится множимое,...