Патенты с меткой «двоичных»

Номер патента: 1406812

Опубликовано: 30.06.1988

Авторы: Загнетов, Ложкин

МПК: H04L 27/00

Метки: двоичных, приема, сигналов

...9 последовательнос+ти сигналов Б, (с) выходной сигнал1представляет собой суперпозицию сигналов г,(с). Опорные сигналы Б(с)и Б 0 о (с), поступающие на вторые входы ЗОонперемножителей 1 и 3 с первого и второго выходов формирователя 6 опорныхсигналов, имеют длительность, равнуюТ, и синхронизованы с началом откликафильтра 9 нижних частот на входной35сигнал Б,(с). Форма опорных сигналовопределяется формой отклика фильтра 9нижних частот на воздействие сигналов Б,(г) . Если длительность Т импульсногоотклика фильтра 9 я(с) не превышаетдлительности Т входных сигналов, токорреляторы, образованные перемножителями 1 и 3 и интеграторами 2 и 4,обеспечивают вычисление взаимной корреляции сигналов с выхода фильтра 9нижних частот и опорных сигналов....

Номер патента: 1408532

Опубликовано: 07.07.1988

Авторы: Данилин, Зиновьев, Зяблов, Портной

МПК: H03M 13/05

Метки: блочных, двоичных, кодек, кодов

...на четыре сектора,(фиг. 7 и 8), поступает в блок 10(памяти первой ступени 9( декодирова":ния, где они обе задерживаются на время декодирования матрицы В( в блоке11, (первого кода), на выходах которого частично восстанавливается исходная матрица Ат.е. получается матрица А, с ошибками.30Вместе с задержанной матрицей Вона поступает на блок.13,сравнения,где, завершается восстановление исходной матрицы А( (устранение помея), .З 5 появляющейся на первых выходах 17(кодека.- 1, и,К = 1, И. Все И таких матриц образуют матрицу Г= Эта матрица по столбцам гт в канал 3 связи поступаеВ канале 3 связи образовавшиесяФпосле модуляции 2 -позиционные сигналы ФМ (фиг. 5) или 2 -позиционныемсигналы АФМ (фиг. 6) проходят через линию 41 или 50 связи, в...

Номер патента: 1410020

Опубликовано: 15.07.1988

Авторы: Маханек, Чернявский

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...поиске максимума с той лишь разницей, что элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 2 преобразует сигнал со старшего выхода регистра 1 своего канала в инверсный. В случае . наличия на старших выходах регистров 1 разноименных сигналов, те регистры, в которых были единичные сигналы, бу дут обнулены, Это приведет к появлению лог, "0" на выходе элемента ИЛИ 5 соответствующего канала. Этот нулевой сигнал с выхода ИЛИ 5 поступит на50 первый вход элемента И-.НЕ 3 канала и обеспечит наличие на его выходе единичного сигнала, Таким образом, при поиске минимума данный канал будет5 исключен из дальнейшего анализа, Устройство заканчивает свою работу после подачи ш-го импульса со входа 11. При этом те регистры 1, в которых находи" лись экстремальные числа, сохраняет 1...

Номер патента: 1413656

Опубликовано: 30.07.1988

Автор: Кулаковский

МПК: G08C 19/28

Метки: двоичных, комбинации, обнаружения, приема, сигналов

...импульсов, при этом первыми, вторыми и третьими следуют импульсы соответственно на первом, втором и третьем выходе распределителя 51. Импульсы с третьего выхода распределителя 5 проходят на выход 18 программатора и через коммутатор 2 -- на суммирующий вход счетчика 2, обеспечивая тем самым последовательное сцитывание ячеек блока 5 памяти на входы 5 программатора 11, залейство. ванные следующим образом: разряды от 0 до гп - 1 подклюцены к соответствующим входам данных регистра 43 и первым входам элементов сравнения 35.1, , 35.гп группы, вторые входы которых соединены с соответствующими выходами счетчика 34; гп-й разряд подключен к инверсному входу элемента ЗАПРЕТ 47 для выделения признака маски и входу элемента И 37 лля...

Номер патента: 1415449

Опубликовано: 07.08.1988

Авторы: Данилов, Жапов, Паниткин, Петрунин

МПК: H04L 7/08

Метки: аппаратуры, двоичных, передачи, сигналов, фазирования, циклового

...через вто рой выход слока Ь памяти поступает55 на второй нхоц блока 2 сравнения. Как только сннхробит совпадает с входным символом, триггер 4 по сигналу иэ блока " сравнения устананлинается н единичное состояние, и на счетномнхоцг второго счетчика 9 появляетсяразрешение. Каждый последующий входной символ увеличивает показаниявторого счетчика 9 на единицу до техпор, пока его показания не сравнятсяс двоичным числом, поступающим иэблока 6 памяти . Когда укаэанноесравнение произойдет, триггер 4 сбрасывается, счетный нход второго счетчика 9 закрывается, ключ 3 открывается, а показания первого счетчика 7увеличиваются на единицу,Считанный иэ блока 6 памяти новыйсимвол эталонного синхрокода поступает в блок 2 сравнения, в которомпроисходит...

Номер патента: 1417014

Опубликовано: 15.08.1988

Авторы: Ларченко, Хлестков, Холодный, Ялинич

МПК: G06F 7/02

Метки: двоичных, сравнения, чисел

...0 (т.е. Ас О,В = 0 , то нули на выходе элементаИ 7 (на который поступает единичныйуровень Ьо) и элемента ИЛИ-НЕ 11 (накоторый поступает единичный уровеньа,). В результате "0" на выходе элемента ИЛИ 9 и выходе "Больше" 17,"1" - на выходе элемента ИЛИ-НЕ 1 Ои выходе ".11 еньше" 16.Если а = 0 Ь = 1 (т.е, А О,В с 0 , то "1" - на выходе элементовИ 6, И 7, ИЛИ 9 и выходе "Больше" 17.Если а = Ь = О, и мантисса Аменьше мантиссы В, то нули на выходах элементов И 7 (так как Ь, = О)ИЛИ-НЕ 11 (так как "1" на выходеэлемента И 6), ИЛИ 9, "1 " на выходеэлемента ИЛИ-НЕ 10 и выходе 16.Если а о = Ь = О, мантисса А больше мантисса В, то на входах элемента ИЛИ-Н 11 - нули, что приводитк появлению "1" на выходе 17,Если а, = Ь = 1, и мантисса Аменьше мантисса...

Номер патента: 1418697

Опубликовано: 23.08.1988

Авторы: Бурмистрова, Гаршин, Орлов

МПК: G06F 7/02

Метки: двоичных, сравнения, чисел

...кода нуля, на выходах элементов РАВНОЗНАЧНОСТЬ 4, узлов 2 -2сравнения - уровень кода единицы, который, поступая на вход соответствующего элемента ИЛИ-НЕ, вызывает на его входе уровень кода нуля. Цепочка из элемен" тов ИЛИ б переносит уровень кода нуля на первый вход элемента ИЛИ-НЕ 9 с последнего узла сравнения, на втором входе которого присутствует нуль, что ведет к появлению единичного сигнала признака "Равно" на выходе 15 устройства.Устройство может работать как уст" ройство приоритета. При этом на входы 10 подается информационный код числа А, а на входах 11 устанавливается уровень кода, противоположный тому уровню кода, который взят за приоритет. Элементы НЕРАВНОЗНАЧНОСТЬ 8 и РАВНОЗНАЧНОСТЬ 4 фиксируют те разряды обрабатываемого...

Номер патента: 1424015

Опубликовано: 15.09.1988

Автор: Лилеин

МПК: G06F 7/52

Метки: двоичных, комплексных, умножения, чисел

...выходах соответственно получаем ветственно на К, 2 К, ЗК4 К,5 К, 6 К двоичных разрядов в сторонустарших.На выходе 55 выходного сумматора46 получаем искомьп( результат: ствительной 62 и мнимой 63 частей результата получаем соответственно Х - Уе, У = Х 2+ У 7, Узел 22 (или 45) вычитания работает аналогично.Пусть на его входы поступают комплексные числа 24 = Х 4 + 1 У 4 и Ее- Хг + 1 Уг. Числа Х, УлХе и Уе10 15 20 30 35 55 поступают на входы бчузла 22 вычитания, Нд его ьжодах б 8 и 69 получаем соответственноХ = Х,1 + УрУ = У 1Дополнительный положительный эффект изобретения состоит в повышении быстродействия,Формула изобретения 1, Устройство для умножения двоичных комплексных чисел, содержащее два входцьж блока сумматоров, три умно- жителя,...

Номер патента: 1429106

Опубликовано: 07.10.1988

Авторы: Горбачев, Ларченко, Холодный, Ялинич

МПК: G06F 7/02

Метки: двоичных, сравнения, чисел

...на выходахэлементов И 5, -5 и 6, -6 будутсформированы коды А и В, при этом нулевой сигнал на выходе элемента 4 .сравнозначности установит единичныесигналь 1 на выходах элементов И-НЕ 7,выходе элемента И 21, нулевые сигналы будут на выходах элементов И-НЕ11, ИЛИ-НЕ 14, И 13, ИЛИ 22, выхоце29 устройства,Единичный сигнал на выходе 28устройства формируется при нулевыхсигналах на выходах 27 и 29,формула изобретения Корректор О, Кравцова Заказ 5125/45 Тираж 704ВНИИПИ Госуцарственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д, 4/5 Подписное Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 Устройство для сравкения двоичных чисел, содерж;пцее первую группу иэ п элементов...

Номер патента: 1429148

Опубликовано: 07.10.1988

Автор: Кулаковский

МПК: G08C 19/28

Метки: двоичных, комбинации, обнаружения, приема, сигналов

...с инверсного выхода триггера 21. По окончании последнего импульса второй пачки (фиг,5 в) блок 1 памяти содержит выборочную комбинацию на один бит в направлении к новому двоичному сигналу (фиг.4).Аналогичным образом осуществляются анализ выборочных комбинаций и принятие решений об обнаружении составной комбинации в последующих тактовых иНтервалах.Перестройка устройства на другую составную комбинацию осуществляется35 программированием блока б памяти.Дляэтого сначала,не прерывая рабочийрежим устройства, в блок 16 памятизагружают маски и эталоны алфави 5 тов частичных комбинаций, затем программатор 17 формирует таблицы корреляционных кодов и загружает ихв блок б,памяти (маска служит дляуказания информационных позиций частичной комбинации:...

Номер патента: 1431075

Опубликовано: 15.10.1988

Авторы: Величенков, Косолапов, Медников, Наумкин, Тимошенков, Френкель

МПК: H03M 5/00

Метки: двоичных, декодирования, последовательностей

...проверочных сумматоров организуется 1 проверок текущего символа а последовательности. 1 выха 1дов блока проверочных сумматоров 2 подключены к 1 входам мажоритарногоэлемента 3, который формирует на своем выходе путем голосования побольшинству" значение текущего символа а, с меньшей вероятностью ошибки, чем на входе. С выхода мажоритарного элемейта 3 символы последовательности поступают на и-разрядный, где п - степень полинама, описывающего М-последовательность, дополнительный регистр 4, к соответствующим разрядам которого подключенывходы определителя 5 координат ивходы Формирователя 6 координатсогласно соотношениям 3: нс 1 с с -х = 5 С а- +и-1:-1-С соответственно, В данном примере в формирователе б координат нет ни одного палусумматара и...

Номер патента: 1432508

Опубликовано: 23.10.1988

Авторы: Добрынин, Юрков

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...11 после окончания формирования первой цифрь частного устанавливается сигнал логического нуля стретьего выхода блока 9 управления,таким образом, сигнал на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 до окончания цикла деления повторяет сигнална его первом входе, т.е, сигнал свыхода триггера 10, который характеризует знак остатка полученный приопределении первой цифры (в после 2 Б дующих циклах - полученный при определении предыдущей цифры частного),Сигнал с выхода триггера 10 поступает на вход управления блока б преобразования кода делителя, на вход пеЗ 0 реноса и вход (п + 2)-го разрядавторой группы сумматора 4. Если остаток при Формировании первой цифрычастного отрицателен, в триггер 10записывается сигнал логического нуля, который поступает на...

Номер патента: 1432782

Опубликовано: 23.10.1988

Авторы: Киселев, Кондратьев

МПК: H03M 7/12

Метки: дальности, двоично, двоичных, десятичные, кодов, коды, угла

...кода Фб, соответствующих ныражениям 31 Э 23334 + ОООЭ 5 при П 23 = 0; 1 = 000 припри П 24=1;лв= 1111 при П 24=0,П 23=1, П 21=0Перед поступлением кажцого Й 35 элементы 56 - 58 вырабатывают сигналыП 56 = П 57 П 58; П 57 = ЭО ч П 51, П 58 = ЭО ч П 52,(14) а сумматоры 51 и 52 и коммутатор 53 вырабатывают кодыФ 51 = 30П 51 (б+Ф 52)ЧП 51 (Ф 52- - 1 ОЯ ч 30П 52 Ф (10 +Ф 52) ч Г 52 хх 9;Ф 52 = ЭОЭ +Ф 54 ЧЭО П 52 (Ф 54 - - 3) Ч П 52 (-);Ф 53 = П 56 Ф 51 Ч П 56 Ф 52, (15) где П 51 и П 52 - сигналы переполненийсумматоров 51 и 52соотнетственно;Ф(10+Ф 52) - код Ф 51 при ЭО П 52=1; Ф 54 - код, вырабатываемый регистром 54,В процессе функционирования узлы51-58 формирователя 5 образуют двоично-десятичный ренерсивный накапливающий сумматор,...

Номер патента: 1434555

Опубликовано: 30.10.1988

Автор: Гриненко

МПК: H04L 1/00

Метки: двоичных, последовательности, приема, сигналов

...элементы ИЛИ 9 или17 соответственно поступает на выхо,ды первого и второго каналов 3 и 4.Таким образом, импульсы, появляющиеся на выходах первых элементов ИЛИ 9и 17 (фиг.2 ж,м), являют я принимаемыми двоичными символами:"1" и "0" со 15 20 25 35 45 ответственно, которые на выходе элемента ИЛИ 5 образуют тактовые импульсы (фиг.2 н). При этом каждым импульсом тактовой частоты через вторые элементы ИЛИ 12 и 20 делители 7 и 15 сбрасываются в нулевое состояние.Если длительности поступающих на вход расщепителя 1 импульсов (фиг.2 а) равны номинальному значению 1, то работа первого и второго каналов 3 и 4 происходит в соответствии с изложенным. При этом импульсы с выходов первых элементов ИЛИ 9 и 17, соответствующие принятым символам "1" и "0"...

Номер патента: 1437857

Опубликовано: 15.11.1988

Авторы: Катков, Литвинов

МПК: G06F 7/52

Метки: двоичных, деления, дополнительном, коде, чисел

...сдвига информации в сторону старшего разряда, регистр2 делимого старшего Формата переключается на прием остатков со своего второго информационного входа и прием на вход младшего разряда информации, постуг асщей иэ регистра 1 делимого младшего формата, регистр делителя 3 переключается в режим хранения. По следующему синхротакту первый остаток записывается в регистр 2делимого старшего формата со сдвигомна один разряд в сторону старшего. Иэ регистра 1 делимого младшего Формата в младший разряд регистра 2 делимого старшего Формата записываетсяочередной разряд цифры делимого, а в освободившийся младший разряд регистраделимого младшего формата вдвигается знак частного, На схему 5 сравнен."я поступает знак очередногоостатка, в...

Номер патента: 1439579

Опубликовано: 23.11.1988

Авторы: Дрозд, Жердев, Лацин, Минченко, Полин

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...разрядовпереносов сумматора 5, задержанныена регистрах 7 группы, и сигналы свыходов нечетных разрядов переносовсумматора б, задержанные на регистрах 7 группы,На первом одноразрядном сумматоре 6складываются конъюнкции, имеющие одинаковые в такте весовые Функции с нечетным значением 1, а также сигнал свыхода первого разряда переноса сумматора 5, сигналы с выходов нечетныхразрядов переносов сумматора 5, задержанные на регистрах 7 группы, и сигналы с выходов четных разрядов переносов сумматора б, задержанные на регистрах группы 7,Сигналы с выходов суммы второгои первого одноразрядных сумматоров 5и б поступают соответственно на первый и второй информационные входыкоммутатора 8, который под действиемСИ подключает указанные сигналы навыход 13...

Номер патента: 1441393

Опубликовано: 30.11.1988

Авторы: Гуляев, Литвиненко, Мохор, Плющ, Трейтяк, Труш

МПК: G06F 7/552

Метки: возведения, двоичных, квадрат, разрядных, чисел

...первые входы сумматоров 1(1)-(и 1) по модулю два устройства поступают значения разрядов числа, возводимого в квадрат, на второй вход сумматора 1(1) поступает 1, С помощьюсумматора 1(2 п) выполняется Функ рия сравнения, на первый вход данного сумматора поступает свертка пошод 2 левой части соотношения (1), навторой вход - свертка по шой 2 правойчасти. соотношения (1), а с выхода сум матора 1(2 п) снимается результатсравнения. При равенстве указанныхсумм по шо 42 на выходе устройства появится О, при наличии сбоя 50Формула изобретения Устройство для возведения в квад,рат и-разрядных двоичных чисел по ВНИИПИ Заказ 6289/52 Произв.-полигр. пр-тие, г. авт,св, Р 699521, о т л и ч а ю щ ее с я тем, что, с целью повышения надежности за счет...

Номер патента: 1446617

Опубликовано: 23.12.1988

Авторы: Крупин, Самусев, Шостак

МПК: G06F 11/10, G06F 7/38

Метки: двоичных, кодов, контролем, односторонних, сдвигов

...0101.При этом на крайнем правом разрядевыхода узла 3 сдвига устанавливаетсялогическая "1", а на входах остальных разрядов - код 010. Из группразрядов 0001, 0011, 0111, 111 входа 19 устройства при отсчете от направления сдвига (т.е. против направления сдвига) на выход коммутатора 8передаются сигналы 111 группы сигналов 0111,В узле 2 осуществляется сдвигвправо кода, установленного на еговходе сдвигаемого числа и равного0011000111110111, на количество бит,равное, например, трем (ш=З). Приэтом с выхода коммутатора 8 в освобождаемые разряды в узле 2 осуществляется вдвигание трех правых биткода.В результате на выходе 11устройства устанавливается код1110011000111110. На входе сдвигаемого слова узла 4 сдвига устанавпинается код 0111. На выходе...

Номер патента: 1453402

Опубликовано: 23.01.1989

Автор: Канарейкин

МПК: G06F 7/58

Метки: датчик, двоичных, сигналов, случайных

...1 приводят к тому, что на выходе муль,иплексора 6случайным образом в небольших пределах изменяются длительность импульсов и период их следования.Спектр таких импульсов (для выбранного значения их скважности) в отличие от спектра импульсов с постоян45 Средняя за некоторое время величина вероятности формирования логической единицы (нуля) на выходе триг 14534 ными длительностью и частотой р имеющего линейчатый вид (фиг. 3 а), состоит из узких спектральных полос, среднее значение частоты которых совпадает со спектральными линиями спектра импульсов, имеющих постоянную длительность (фиг, Зб) . Ширина этих полос определяется величиной флуктуаций Ь 1, частоты повторения импульсов ге- О нератора 1. Известно, что время корреляции случайного...

Номер патента: 1453621

Опубликовано: 23.01.1989

Авторы: Деев, Осинов, Солнцев

МПК: H04Q 3/04

Метки: двоичных, комбинаций, обнаружитель, сигналов

...может изменяться по заданной программе и задается логическим 1 О с соответствующего разряда переключателя 4, при этом на выходе соответствующего данному Разряду кана лу пропускания устанавливается состояние логического "О" независимо оттого, как меняется логическое состояние бит служебной информации в обнаруживаемой двоичной комбинации. На55 остальных первых выходах устанавливается сос.тояние логической "1".Двоичные сигналы с выходов синхронного многоканального коммутатора 2 поступают на входы разрядной синхронного блока 5,Потенциалы логического "0" или11 , определяющие в ид о бн а ружив аемо йкомбинации, с первых выходов переключателя 4 поступают на вторые входы соответствующих элементов И блока 3. На их первые входы...

Номер патента: 1455353

Опубликовано: 30.01.1989

Автор: Токарь

МПК: G08C 19/00

Метки: двоичных, передачи, приема, сигналов

...5, второй 6 и третий7 приемники, блок 8 управления, блок9 межканального фазирования, блок 10обработки информации, выходной блок11, первый 12 и второй 13 выходы устройства,Приемники 5, 6 и 7 содержат входное устройство 14, блок 15 анализасостояния канала, блок 16 вьделенияамплитуды двоичного сигнала и детектор 17 качества.Устройство работает следующим образом.Информация в виде двоичных сигналов с передающей стороны по трем параллельным каналам передается на приемную сторону на входы входных устройств 14 приемников 5, 6 и 7, Через входное устройство 14 двоичный сигнал подается на входы блока 15 анализа состояния канала, .блока 16 вьделения амплитуды двоичного сигнала и детектора 17 качества. Блок 15 анализа состояния канала в...

Номер патента: 1466006

Опубликовано: 15.03.1989

Автор: Пальянов

МПК: H03K 19/23

Метки: двоичных, кодов, логический, многопороговый, модулю, свертки, три, элемент

...э -, На БЬВ(тдг 1 И на информат,ьт)ттнс и вхоце г) "тглгг.сера 9 11 оявллетс.я -.осок-тй утзвсяь нагг)".эээ:э женит, ОООТВ Р Тстнуто 1)(ИЙ 101 . (Г СЬ т ЯП -".0 Ь и - Б Ь)ХОЛЕ )1 ИЕм:.тот," 0 умма торя 1 поя;: итп я ток, огрецел)"- Етэт:Й СУММОЙ ОКаЗ, ПрОС ЕКЯ)ОШИХЕ- рз.; два,.езттстсэря 13 (в(тличтта ь:=;вг= ленной суммы на вьхоце линейного сумматора ранна двумт. 11 этом случае срабатывают оцнопороговые дтэскриминаторь; 14 т 15 из первой групты с порогами 1, - 1,:.- ., Иа Вьл(оце второго с)цнопорнового дискриминатора5 г:.ервой г зуттпт появ" ляется нвЭк;щ у")овень нтпг)яженэтя, обуславливаюи Появление нысоког о(. :ОРогсм сРабатьтнаттиЯ Т.э = 1 и тавыходе второг.- тогического элемсн"яу . рОтс;"В а и я т,тнь(э,"мятионт Ых 1 тх(па"...

Номер патента: 1467778

Опубликовано: 23.03.1989

Авторы: Ильин, Марковский

МПК: H04L 11/08

Метки: двоичных, искажений, краевых, преобладаний, сигналов, типа

...квантования через первый элемент И 10 и элемент ИЛИ 19 поступают на входы прямого счета (+1), а в течение длительности отрицательных посылок сигнала через второй элемент И 11 - на вход обратного счета ( - 1) анализатора 3. Таким образом, производится измерение относительной величины краевых искажений типа преобладаний. Информация об измеренном значении краевых искажений и знаке преобладаний с выхода анализатора 13 подается на входы накопителя 14.По окончании измерения (после прохождения вторых Р периодов сигнала) импульс с выхода счетчика 2 посылок устанавливает счетный триггер 3 в нулевое состояние, при этом уровень логической 1 с инверсного выхода счетного триггера 3 поступает на второй дифференцирующий элемент 9, импульс с выхода...

Номер патента: 1467782

Опубликовано: 23.03.1989

Авторы: Гришин, Манкевич, Ратанов, Тихова

МПК: H04L 25/49

Метки: двоичных, передачи, сигналов

...блока 3 соответствует логической единице и вдвое меньше при логическом нуле. Таким образом,25 ЗО 35 40 45 50 55 гна выходе мажоритарного блока 7 формируется импульсная последовательность, закон изменения частоты которой можно представить выражениемР - (1+В),г где Р - частота формируемой последовательности; оп - частота исходного синхросигнала;0 - при логическом нуле на выходе бло - ка 3 1 - при логической единице на выходеблока 3.Очевидно, что поделив сигнал на выходе мажоритарного блока 7 на 2"+ можно получить на выходе устройства импульсную последовательность, соответствующую биимпульсному представлению исходного информационного сигнала от источника 1. Это обеспечивается последовательным включением делителя 8 и счетного триггера 9,...

Номер патента: 1472897

Опубликовано: 15.04.1989

Авторы: Поздняков, Хлюнев

МПК: G06F 7/02

Метки: n-разрядных, двоичных, сравнения, чисел

...-г.3 сигналы нулевого уровня ( х - бли жайшее целое, не большее х). В итоге на выходе элемента И 8 и выходе 16 устройства - сигнал единичного уровня, а на выходах элементов И 7, ИЛИ 9 - сигналы нулевого уровня.10Если А ) В, то на выходах элементов И 1, и ИЛИ 5; того разряда, в котором а,Ь; устанавливаются сигналы единичного уровня. На выходе элемента ИЛИ 6;, присутствует сиг - 15 нал единичного уровня. В итоге на выходе элемента ИЛИ, 9 и выходе 1 устройства - сигнал единичного уровня, а на выходах элементов И 7, 8 - сигнал нулевого уровня.Формула из обретенияУстройство для сравнения и-разряд ных двоичньгл чисел, содержащее первую группу из и элементов И, вторую группу из и/2 элементов И, первую группу из и элементов ИЛИ, два...

Номер патента: 1476484

Опубликовано: 30.04.1989

Авторы: Айдемиров, Бодин

МПК: G06F 17/16

Метки: векторов, двоичных, сжатия

...ячейки, в каждой ячейке выход элемента ИЛИ соединен со стробирующим входом триггера.2. Устройство по и. 1, о т л и ч аю щ е е с я тем, что, с целью повышения производительности устройства, в каждую ячейку введены второй элемент И и второй элемент ИЛИ, причем в каждой ячейке инверсный вход второго элемента И соединен с первым входом первого элемента И, прямой. вход второго элемента И соединен с вторым информационным входом мультиплексора, выход второго элемента И соединен с первым входом второго элемента ИЛИ, выход второго элемента ИЛИ щ-й ячейки (щ=1,п) соединен с вторым входом второго элемента ИЛИ (щ+1)-й ячейки, выход второго элемента ИЛИ и-й ячейки соединен с сигнализирующим выходом устройства. Изобретение относится к автоматике и...

Номер патента: 1481897

Опубликовано: 23.05.1989

Авторы: Боюн, Малиновский, Реуцкий, Урсу

МПК: H03M 7/12

Метки: двоично-десятичные, двоичных, чисел

...суммируется скодом 0000, если имеетя межтетрадный перенос из данной тетрады сумматора 9, и с двоичным кодом 1010, если указанный перенос отсутствует,В зависимости от зйачения старше-.го разряда входного числа, поступившего на первые входы блоков ПЗУ 1-4,выбирается область памяти, соответствующая положительному или отрицательному входному числу. Содержимое дляячеек памяти как для положительных,так и для отрицательных двоичных чисел представляет собой положительныедесятичные эквиваленты, так как десятичные числа должны быть представлены в прямом коде.Знак входного числа может передаваться на выход преобразователя в виде четвертого разряда тетрады знака,первый и третий разряды тетрады знака и второй разряд тетрады знака соединены...

Номер патента: 1481903

Опубликовано: 23.05.1989

Авторы: Давыдов, Жуков, Обухов

МПК: H03M 13/51

Метки: двоичных, декодирования, кодов, хэмминга

...9 - в единичном. Эле мент И 16 открывается последовательность, записанная в регистре 3,суммируется с последовательностью,записанной в регистре 1, при помощисумматора 11; щем такте счетчик 6 устанавливается в нулевом состояние, элемент ИЛИ 1 Ь срабатывает и устанавливает триггеры О в исходное состояние. Последуюшими тактовыми импульсами производится выталкивание кодовой по следавательнасти из регистров 2 и 3 через сумматор 11 на объединенные между собой входы элементов И 17 и запись ее в регистр 4 сдвига. В зависимости от состояния счетчика 6 изменяются режимы работы элементов И 17 группы, которые осуществляют разделение символов двоичного кода Хэмминга. Рассмотрим все возможные варианты ошибок в принятой информационной...

Номер патента: 1481747

Опубликовано: 23.05.1989

Авторы: Акулова, Органов

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...образуются отдельно младшие двоичные разряды произведения, старшие разряды предварительного значения произведения и сумма переносов в старшие разряды предварительного значения произведения, а во втором такте - старшие разряды окончательного 5 10 15 20 значения произведения, Так как получение окончательного значения старших разрядов произведения на втором такте на (И+2)- разрядном сумматоре 5 не связано с мат Формула изобретения Устройство для умножения двоичных чисел, содержащее косоугольную матрицу полных одноразрядных сумматоров, прямоугольную матрицу элементов И, 2 Х элементов памяти, причем выход переноса полного одноразрядного сумматора 1-го столбца матрицы соединен с входом переноса полного одноразрядного сумматора +1) -го столбца...

Номер патента: 1481754

Опубликовано: 23.05.1989

Автор: Анишин

МПК: G06F 7/58

Метки: генератор, двоичных, случайных, чисел

...поток Ц) с вероятностью С(р(1, заданной кодом Х текущего состояния тразрядного реверсивного счетчика 6 р= =Х 2 На выходах первого 3 и второго 4 делителей частоты формируются регулярные потоки импульсов с частотами - и - , где Кго РоК, Х15 и Кг - коэффициенты деления соответствующих делителей частоты.Допустим, что в начальный момент состояние реверсивного счетчика 6 равно нулю. Импульсы с выхода второго делителя 4 с частотой повышают текущее состояниеК,Х(1) реверсивного счетчика 6. В соответствии с кодом Х на выходе преобразователя 5 код в интенсивнос возрастает интенсивность выходного потока Импульсы выходного потока Хо(1) поступают на вычитающий вход реверсивного 30 счетчика 6. При обеспечении условия л( - " в рассматриваемой...