Патенты с меткой «двоичных»

Номер патента: 545982

Опубликовано: 05.02.1977

Авторы: Погорелов, Романкевич

МПК: G06F 7/06

Метки: двоичных, классификации, чисел

...информационного слова содержится "0", триггер 15 остается в нулевом состоянии, Спустя п тактов от начала цикла, когда в сдвигающий регистр 2 запишется последний разряд слова, двоичный счетчик переполняется, и включенный на его выходе формирователь импульсов 14 вырабатывает короткий импульс, поступающий по управляющей шине 20 в схему управления, которая снимает запрещающий потенциал с управляющей шины 10. Одновременно короткий импульс с выхода формирователя 14 поступает на нулевой вход триггера 11 и через элемент задержки 12 на вход элемента И 13. Если триггер 15 находится в единичнсм состоянии, то импульс проходит на вход элемента И 13, устанавливает триггер 11 в единичное состояние и одновременно сбрасывает триггер в нулевое состояние,...

Номер патента: 548938

Опубликовано: 28.02.1977

Авторы: Коган, Усов, Штульман, Ярославский

МПК: H04L 25/38

Метки: двоичных, кабельным, линиям, передачи, связи, сигналов, синхронных

...ошибки;- две идущие подряд ошибки, вызванныепомехами отрицательной полярности исчезнувшие импульсы ца сигнале - фиг, З,б и по- .15явившиеся (заштрихованные) импульсы на инверсном сигнале - фиг, З,в;- ошибка, вызванная действием помехи положительной полярности (заштрихованныйимпульс па сигнале - фиг. З,б и исчезнувший 50на инверсном сигнале - фиг. 3, в).Сигнал (фиг, 3, б) соответствует сформированному принятому закодированному сигналуна выходе усилителя-ограничителя 9 приемника, Этот сигнал поступает на вход блока стробирования 12. На вход синхронизации блока стробирования 12 поступают колебания тактовой частоты (фпг. З,г), выделенные схемойФАПЧ 11 из принятого линейного сигнала.Сигнал (фиг. 3, г) задерживается элементом 60 задержки...

Номер патента: 550657

Опубликовано: 15.03.1977

Авторы: Датриев, Усачев

МПК: G06J 3/00

Метки: двоичных, кодов, преобразования, приращения, функции

...35 састоянии, то единичный выход 4 этого триггера разрешает прохождение счетных импульсов через соответсгвующий элемент И-НЕ на счепный вход 7 первого (младшего) триггера двоичного счетчика 8, одновременно ну левой выход 6 и-,го триггера регистра прира.щения 5 запрещает прохождение счепных импульсов через все остальные элементы И-НЕ 3, тем самым разрешая, прохождение сигнала с нулевого выхода 12 первого тригге; ра двоичного счетчика 8 через элемент И 10па счетный вход 7 второго триггера счетчика 8, с нулевого выхода 12 второго триггера через соответспвующий элемент И 10 - на счетный вход 7 третьего григгера и т. д, Ес ли и, и - 1 и - Й триггеры регистра приращения 5 находятся в нулевом состоянии, а Ф-триггер - в единичном, то...

Номер патента: 552717

Опубликовано: 30.03.1977

Авторы: Маримонт, Обносов

МПК: H04L 3/02

Метки: двоичных, многоуровневые, преобразования, сигналов, сигналы

...накопителя равнаММ+ 1)двоичных сигналов. Каждый регистр2сдвига 1 имеет число выходов, равное его емкости. Каждый выход регистра сдвига 1 черезэлемент И 2 соединен с одним из входов соответствующего кодопреобразователя 3, На управляющий вход элемента И 2 поступают синхросигналы с частотой = 1/Т, с которой накопившаяся в регистрах сдвига 1 последовательность двоичных сигналов считывается в кодопреобразователи 3, где Т - длительность одного многоуровневого сигнала, При поступлениина входы кодопреобразователя 3 блока длиной т двоичных сигналов появляется управляющий сигнал в виде отсутствия напряжения наодном из его выходов и наличия напряжения надругих 2 - 1 выходах. При этом обеспечивается однозначное соответствие между поступившим в...

Номер патента: 559428

Опубликовано: 25.05.1977

Авторы: Деарт, Осипов, Сафонов

МПК: H04L 11/08

Метки: восстановления, двоичных, значащих, значения, моментов, последовательности, сигналов, смещений, среднеквадратического

...модулятора.На чертеже дана структурная електрическая схема предложенного устройства.Оно содержит последовательно соединенные синхронизатор 1, модулятор 2 и индикатор 3, а также блок 4 устранения претО обладаний импульсоввход которого соединенс входом синхронизатора, а выход - с вторым входом модулятора 2,Устройство работает следующим образом,Последовательнэсть двэичных сигнвлэв15 поступает с линии на блок устранения преобладаний импульсов 4 и одновременно насинхронизатор 1. Далее сигнал с выходаблока устранения преобладаний импульсов 4поступает на один из входов модулят20 ра 2, на второй вход которого приходитэталонный сигнал с синхронизатора 1, Выход модулятора 2 подключен к индикатору3, по с.: зле которого производится...

Номер патента: 561959

Опубликовано: 15.06.1977

Авторы: Голованевский, Дельберг, Коган, Тильман

МПК: G06F 7/04

Метки: двоичных, п-разрядных, сравнения, чисел

...шине 6,При вводе в регистр первого сравниваемого кода (по шинам А, - А) триггеры 1 принимают состояние, повторяющие значения соответствующих разрядов этого кода.После этого по шинам Б - Б, соединенными со счетными входами триггеров, в регистр вводят второй сравниваемый код. В результате -й триггер регистра (=1 - и) будет в состоянии О, если состояние, принятое им после ввода первого кода, совпадает со значением -го разряда, второго вводимого кода, В противном случае -й триггер будет в состоянии 1,Таким образом, если значения всех разрядов сравниваемых кодов совпали, после ввода этих кодов в регистр все триггеры 1 будут находиться в состоянии О, сигнал О будет снят также с выхода элемента 2, а на выходной шине 5 появится сигнал ицвертора...

Номер патента: 563674

Опубликовано: 30.06.1977

Авторы: Балашов, Горбунов, Евсеев, Карлюка

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...на первый выход устройства и через элемент ИЛИ,11 на информационный вход счетчика 2, увеличивая его содержимое на 1, Импульс сброса также стирает содержимое счетчика 1, перезаписывает в него двоичное число, записанное в счетчике 2, которое является результатом сравнения, и устанавливает в единичное состояние триггер 3. При этом закрываются элементы И 7, 10 и открывается элемент И 5.Если второе число меньше первого или равно ему, то содержимое счетчика 2 не изменяется и в нем остается записанным первое число. При поступлении на информационную шину 16 устройства следующего сравниваемого числа операция сравнения проводится аналогично и результат сравнения всегда оказывается записанным в счетчике 1.Таким образом, если разрешающий...

Номер патента: 563735

Опубликовано: 30.06.1977

Авторы: Афанасьев, Замрий, Захаров, Рожков, Фролов

МПК: H04L 1/14

Метки: двоичных, приемник, сигналов

...сигналом блока 12 управления выдачей информации, записывается в блок памяти 11,Блок памяти 11 состоит из и зон, где величина и определяется временем распространения сигнала по петле передатчик - приемник - передатчик (емкость повторителя передатчика). Каждая зона состоит из (т+1) ячеек памяти, каждая из которых рассчитана на запись одной комбинации.Каждой комбинации, поступающей на вход приемника двоичных сигналов, мокно присвоить число натурального ряда, то есть занумеровать. Тогда процесс записи комбинаций в зоны блока памяти 11 можно рассматривать как процесс разбиения чисел натурального ряда на классы вычетов по модулю и, Например, для и=4 и т=5 это выглядит следующим образом:17 1318 1419 1520 16 Комбинации, записываемые в одну и...

Номер патента: 564632

Опубликовано: 05.07.1977

Авторы: Бурминский, Кириченко, Мангасаров, Саркисов

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...9напряжение сигналов также равно нулю(ниже установленного цоиога чувствительности элемента 9). В результате на оооих выходах порогового элемента 9 формируются сигналы логического нуля. Навыходе элемента ИЛИ-НЕ 12 и на шине13 появляется сигнал логической единицы,что соответствует признаку А = В,Если сравниваемые числа А и Б неравны между собой, то в одной или нескольких ячейках сравнения 3 окажутсяоткрытыми по одному элементу И 4, навыходах которых появляются сигналы,напряжения которых равны соответствующимопорным напряжениям, Эти сигналы поступают по шинам 6 на входы соответствуюших узлов 7, 8, Причем по входу узла 7поступают формируемые элментами И 4сигналы с признаками поразрядной нереянозначности типа АВ, а по входу узла8 -...

Номер патента: 565296

Опубликовано: 15.07.1977

Авторы: Прошин, Силов

МПК: G06F 7/02

Метки: двоичных, п-разрядных, сравнения, чисел

...регистра 2 и входаии установки нуля младшего разряда регистра 1, Выходы поразрядных элементов И через элементы ИЛИ 5 соединены с выходами А больше зО Б и Б больше А устройства, а выходы эле3ментов ИЛИ 5 через элементы НЕ 6 соединены со входами оконечных элементов И 7, выход которого является выходом А-Б (А равно Б) устройства.Сравнение чисел осуществляегся поразрядно, начиная со старшего разряда. Допустим, число А, записанное в регистр 1 - больше числа Б, записанного в регистр 2, и что код числа А = 100, а числа Б=О 11, т. е. А - больше Б. При сравнении на выходе элемента И 3 старшего разряда формируется едивичный сигнал, который поступает на выход устройства через элемент ИЛИ 5, информируя, что А - больше Б. При этом все разряды...

Номер патента: 566353

Опубликовано: 25.07.1977

Авторы: Голик, Елинсон, Моносов, Морозов, Набокин, Перов, Тулайкова, Шахунов

МПК: H03K 19/02

Метки: вычисления, двоичных, логических, оптоэлектронное, функций

...элемента сПД 2, матрицы информационных 3 и управляющих 4 элементов (например катушекобщим числом 1 ), часть которых направдена осями параллельно, а другие - перпендикулярно штрихам,) дифракционной решетки,линзу 5 матрицу фотоприемников 6 с фототиристорами 7, фотоключи 8 и выход 9.При освещении дифракционной решетки ,20на ее штрихах происходит дифракция оптического,:" издучения, приводящая к появлениюрефлексов, которые регистрируются фотоприемниками 6 и фоготиристорами 7.При подаче токов в информационные25катушки 3 под действием образующихся вних магнитных полей происходит перестройка штрихов дпфракционной решетки 2, в частности, в магнитооптическом элементеизменение периода, симметрии или поворот ПБЭто соответственно...

Номер патента: 570894

Опубликовано: 30.08.1977

Авторы: Попов, Рубанов, Свищ

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...не обрабатываются, так как не попадают на неподвижные отражатели 5 и позиционный отражатель 6 опроса.При записи в регистры 1 и 2 двоичных чисел, на управляющие входы нечетных двухпозиционных отражателей 4 с регистра 1 поступают сигналы, соответствующие значениям двоичных разрядов одного числа А, а на управляющие входы четных двухпозиционных отражателей 4 с регистра 2 подаются сигналы, соответствующие значениям двоичных разрядов другого числа В.Двухпозиционные отражатели 4 двоичных разрядов одинакового порядка, в зависимости от значения поступающих сигналов, либо остаются в исходном положении юо, либо отклоняются от исходного положения на угол кч, либо занимают положение взаимного несоответствия, когда одни двухпозиционные отражатели...

Номер патента: 572940

Опубликовано: 15.09.1977

Авторы: Волков, Кавалеров, Кейн, Лебединский

МПК: H04L 27/30

Метки: двоичных, многочастотных, приема, сигналов

...напряжения для входных 10 усилителей 1,В предлагаемом устройстве осуществляетсяслояение составных сигналов с адаптивнымивесовыми коэффициентами. Причем, возможно независимое регулирование коэффициентов передачи в парциальных каналах. Этоопределяст целесообразность последовательного циклического определения коэффициентов передачи в парцалыых каналах с запоминанием их в промеяуткс между циклами.Таким образом, в начале каждого цикла установки коэффициента передачи входных усилителей 1 в блоке управлсния 5 происходитизменение управляющего напряжения для 25входного усилителя 1 в первом парциальпомканале, коэффициент передачи которогоумспьпастс 5 с Одну ступспь.Есл в рсзул ате уменьшения коэффициента передачи входного усилителя 1 первого...

Номер патента: 575651

Опубликовано: 05.10.1977

Авторы: Готтфрид, Гюнтер, Карл, Роланд

МПК: G06F 7/52

Метки: двоичных, п-разрядных, умножения, чисел

...разряды множителя соединены через селектор множителя 17 с управляющим входоми -А полного сумматора. При атом множитель в каждом цикле,обработки сдвигаепся вправо на й битов, и имеется соответствующий адрес сдвига входа селектора множителя 2. Например, 24-разрядный множитель обрабатывается в течение. трех циклов.Ко входам узла декодирования:18 подключены восемь младших раэрщов,;,множителяи их инверсные эначейня.:8. уэдв.аекодироЬания 18.формщюФся сегида:управлениядля сумматоровФ,; ЭФи сигналы запоминаются в рЖФстре ьййжнтеля 17, поэтомууже к началу: цйкдю обработки имеетсяинформация иа управляюших входах первых5четырех сумматоров 4-7. При атом время распространения сигналов через узел декодирования 18 сокращается за счет использования...

Номер патента: 583426

Опубликовано: 05.12.1977

Автор: Израйлит

МПК: G06F 5/00

Метки: веса, выделения, двоичных, кодовых, комбинаций, постоянного

...этом пороговые значения (напряжениесмешения), на которое настраиваются усидители, доджны быть различными (хотя бы нводну градацию)5Устройство работает сдедующим образом,На входы блока суммирования подаются ситнады,представляющие в двоичной формЕ и "раэрядную кодогрвммуе В зависимости от веса(чисда единиц" кодогрвммы) сигнап на вы- оходе блока суммирования ступенчато измеОднако из-эа различных пороговых значений сигналов, усидиваемьцс усндителями, навыходе одного порогового апемента сигналпоявдяется, если подается уровень напряжения, эквивалентный единице на % и более его входов На выходе другого йорагового апемента сигнал появляется,при подаченв вхрд Ж+ 1 и бопее фединицф.Так как сигналы с выхода обоих усидитедей поданы на входы...

Номер патента: 585527

Опубликовано: 25.12.1977

Авторы: Глебов, Евстрат, Ильченко, Мураховский, Остапов, Щербаков

МПК: G11B 5/09

Метки: воспроизведения, двоичных, записи, магнитной, сигналов

...с магнитной лентой 1 к6, Магнитная лента б сопряжена также своспроизводвцей головкой 7, подключеннойк усилителю 8 воспроизведения, выходкоторого соединен с интегратором 9,Выход модулятора 2 соединен через перм 20вый источник 10, играющий роль счетчикаформиромтедя записываемой точки, с блоком 11 расстановки импульсов. Блок 11расстановки импульсов связан через первыйрегистр 12, представляющий собой регистр Изаписи-считывания алементарной точки, сформирователем 13 импульсов результатввоспроизведения, подключенным к выходнымшинам 14. Блок 11 расстановкиимпульсовподсоединен, кроме того, к выходу усиди- ч 0тедя 8 воспроизведения через второй счетчик 18, играющий роль счетчика формирователя воспроизводимой точки,Нредлагвемое устройство...

Номер патента: 585600

Опубликовано: 25.12.1977

Авторы: Орлов, Чебулаев

МПК: H03K 13/00

Метки: двоичных, кодирования, кодов, циклических

...к второму входу второгоэлемента И 12, ныход второго элемен- )та НЕ 16 подключен к второму входупервого элемента И 11, выходы элементов И 11, 12 подключены к входамвторого элемента ИЛИ 13. Кроме того,устройство кодиронания содержит запоминающее устройство 17, шину 18выхода информации (н ниде смежногоциклического кода), шину 19 выходаинФормационных посылок (в виде обычного циклического кода), шину 20 выхода информационных посылок без избыточности, шину 21 выхода ненулевых,тактов распределителя тактон,Предложенное устройство Работаетследующим образом.Информационные посылки безызбыточко го кода поступают на шину 19 регистра1, содержащего встроенные сумматоры2, 3, 4, 5 по модулю два. В соответствии со значениями коэффициентовполинома,...

Номер патента: 588543

Опубликовано: 15.01.1978

Авторы: Дорощенков, Качуровский, Чередниченко

МПК: G06F 7/385

Метки: двоичных, сложения, чисел

...нулевом состоянии, тактовые импульсы не проходят на их входы через элементы И 2, так как с дешифраторов нуля 4 на вторые входы элементов И 2 поступает запрещающий сигнал, одновременно поступающий на входные шины преобразователя кодов 5. При этом на всех выходных шинах преобразователя кодов 5 устанавливается сигнал О, т. е. на вход сумматора 6 во всех разрядах поступает О. После записи в вычитающие счетчики 3 суммируемых чисел дешифраторы нуля 4 этих счетчиков выдают разрешающие сигналы на элементы И 2, при этом тактовые импульсы генератора 1 подаются на входы вычитающих счетчиков 3. Одновременно с этих дешифраторов нуля 4 сигналы поступают на входные шины преобразователя кодов 5, преобразующего количество входных сигналов в двоичное...

Номер патента: 589611

Опубликовано: 25.01.1978

Авторы: Ковалев, Панова

МПК: G06F 7/39

Метки: двоичных, деления, чисел

...к входу второго младшего разряда регистра частного, выход блока выработки корректирующей единицы подключен к входу первого младшего разряда регистра частного.На чертеже приведено устрдля деления двоичных чисел бновления остатка.Устройство соде стр 1 частного, блок 2 выраб ектирующе. единицы, сумматор емента И 4, 5, блоки 6 и н коГов, два элемента ИЛИ 8 стр 10 делителя, блок 11 ан ков.589611 ЦНИИ Тираж Заказ 393/826 Подписное ЭюксуннафцР Перед началом вычисления делимое записывается в сумматор 3, делитель - в регистр 10, регистр 1 частного обнуляется.В первом цикле анализируется сочетание знаков сумматора 3 и регистра 10. Если эти знаки одинаковы - в сумматор передается дополнительный код делителя со сдвигом на один разряд влево...

Номер патента: 593212

Опубликовано: 15.02.1978

Авторы: Потапов, Флоренсов

МПК: G06F 7/38

Метки: двоичных, логарифмирования, цифровое, чисел

...Этот блок осуществляет табличное преобразование значения мантиссы 1 од,х"/х в 25соответствующее значение10 я, (1+ 2 х"/х),где д - такое целое число, что 2 -(2 г х"/х(2 - ф". 30 Число /г при этом удовлетворяет условию 2 Й)а=1, где )г - число двоичных разрядов аргумента.Значение знакового разряда сумматора 8 з 5 при сложении мантисс ( - 1 одх) и 1 одх" запоминается на триггере 10 знака промежуточного результата.Блок 12 управления сдвигателем представляет собой комбинационную схему, подсчи тывающую число нулевых разрядов слева до первого единичного разряда в регистре 2 младших разрядов аргумента и суммирующее это число со значением триггера 10 знака промежуточного результата, что дает зна чение требуемого числа сдвигов д в...

Номер патента: 596943

Опубликовано: 05.03.1978

Авторы: Брик, Лушпин

МПК: G06F 7/385

Метки: двоичных, разрядных, сложения, чисел

...со входами переносов младших разрядов соответствующих сумматоровпоследующих ступеней,Структурная схема устройства изображе-на на чертеже,Устройство состоит из тп -разрядныхсумматоров 1, расположенных ступенями2-4, Выходы сумм сумматоров 1 предыдущей ступени (2,3) соединены с соответствуюшими входами операндов сумматоров 15 в сумсоот(2 тп+1) Известны устройства для сложения нескольких чисел, состояшие из последомтельно соединенных ступеней, в которыхвыходы предыдущего слоя соединены совходами последуюшего слоя 11, 2)Однако неоднородность структуры такихустройств затрудняет применение большихинтегральных схем для их построения,Наиболее близким техническим решениемк изобретению является устройство длясложения Ив тт.-разрядных,...

Номер патента: 599367

Опубликовано: 25.03.1978

Авторы: Гладилин, Кувшиновский, Марченко

МПК: H04L 1/10

Метки: двоичных, имитации, искажений, сигналов, случайных

...фронтов двоичных сигна 5 лов, а выход генератора 4 тактовых импульсов подключен через дедитедь 5 частоты к тактовому входу блока 2 формирования сигналов вероятностного закона распределения случайных искажений, и триггер 6, а также последовательно соединенные допопнитщьный делитедь 7 частоты и ключ 8. При этом выход генератора 1 шума подключен к входу дополнительного делителя 7 частоты, выход блока 3 выделения фронтов двоичных 5 сигналов - к другому входу ключа 8, выхо ды которого подключены к соответствующим входам делителя б частоты, а выход блока 2 - к входу триггера 6.Устройство работает следующим образом,Нв управляющий вход блока. 2 с выходе бпока 3 подаются импульсы в моменты появления фронтов двоичного сигнала, Блок 2 произ...

Номер патента: 601719

Опубликовано: 05.04.1978

Авторы: Белов, Сильвестров

МПК: G06J 1/00

Метки: двоичных, сравнения, цифро-аналоговое, чисел

...разрядов в зоне В (см. фиг. 2). Второй вход - гг второй группы ло гических элементов И 16 подключен к логическому злегонту И 7 вьабатываоще:чу признак нахождения,значения входного кода по группе младших;разрядов в зоне Л или В (см. фиг. 2), а значение, кода обравной 45 связи по хглалшимразрядам,в зоне С. Таким обр азом, группы младших,разрядснв входного кода и,кола обратной связки,с учетом логической 1, добавленной в гг-разряд, будет поочередно, в еоответслвии,с раГниой триг гера 10, поступать через группу логических элементов ИЛИ 16, на вход, преобразователя кода в напряжение 17. Разиость напряжений на,вьходе преобразователя (7 в,первый и второй полупериоды триггера 10 будет про порциональна разяости чисел, зажсанлых в группах...

Номер патента: 602941

Опубликовано: 15.04.1978

Авторы: Жабин, Корнейчук, Макаров, Тарасенко

МПК: G06F 7/38

Метки: возведения, двоичных, квадрат, чисел

...- 1 у = О,если - 1 М; (1.1, если М; )З.К; = И; - 2 у;, где х; - очередной разряд операнда (х, с .1,О, 1,), 45 Х; - содержимое сумматора 2 (в нем записано известное к этому времени значение операнда, (Х) .- .у, - очередной разряд вычисляемой функции (у;Е(1,0)1,К,., - содержимое сумматора 4 к каналу 1-го цикла вычислений,И; - содержимое сумматора 4 в 1-ом цикле вычислений, 1 = 1,2 и + 3. В исходном состоянии в старшем разряде 55 сдвигаюшего регистра 1 записана единица, в остальных разрядах - нули. В сумматорах 2, 3 записаны нули. Вычисление функции осуществляется в(и + 3) циклах, каждый из которых состоит из трех тактов. В первом такте (каждого 1-гоцикла) на информационные входы 12, 13 поступает значение очередного разряда операнда...

Номер патента: 603986

Опубликовано: 25.04.1978

Авторы: Полисский, Цингауз

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...25в исходное состояние, в результате чего появляется сигнал на первом входе элемента И 29,вторых входах элементов И 35, 36 и 40, снимается сигнал с первого входа элемента И 30,2 В и подсчет импульсов в счетчике 8 наименьшего числа прекращается. Импульс с выхода элемента ИЛИ 26 перебрасывает триггер 24. Появляется сигнал на его прямом выходе, следовательно, на третьих входах элементов И 35,втором входе элемента И 27 и первом входе25 элемента И 22. Импульс с выхода элементаИЛИ 26 подается на вторые входы элементовИ 21 и 22, проходит через элемент И 22, очищая счетчик 5, в результате чего закрываетсяэлемент И 23.Поскольку появился сигнал на первом входеэлемента И 29, счетные импульсы с выхода элемента И 3 через элемент И 29 начинают...

Номер патента: 606216

Опубликовано: 05.05.1978

Авторы: Забралов, Стайнов

МПК: H04L 1/00

Метки: двоичных, каналах, ошибок, регистрации, связи

...выход иодопреобразователя 9 подключен к дополнительному входу первого сумматора 7.Устройство работает следующим образомНа входы блоке 1 поступают тактовые импульсы и сигналы ошибки. Блок 1 определяет текущий коэффициент ошибок путем под-зо счета числа ошибок на фиксированном временном интервале и в случае нормального состояния выдает на первом выходе тактовые импульсы, поступающие на второй вход бдока 2 и на второй вход регистра 5. Если З 5 сигналы ошибок отсутствуют, в блоке 2 подсчитывается и запоминается значение числа безошибочных тактовых интервалов, а единица в первом разряде регистра 5, возникающая при установкеблока 2 в исходное состо ание, продвигается в старшие разряды.Если при поступлении на вход устройства сигнала ошибки в...

Номер патента: 608154

Опубликовано: 25.05.1978

Авторы: Войнов, Курников

МПК: G06F 7/02

Метки: двоичных, разрядных, сравнения, чисел

...вход 7, информационные входы 8, 9 прямого и инверсногозначений разрядов первого числа соответственно, информационные входы тО, 1 прямого иинверсного значений разрядов второго числа60854 формула изобретения ЦНИИПИ Заказ 2 ВО 2/ЗЭ Тираж 826 Подписное филнлл ПОП к Патенте, г. Ужгород, уя. Проектная. 4 3соответственно, выходные шины устройства 12, 3, 14.Устройство работает следующим образом, В исходном состоянии на выходах всех элементов И - НЕ 2 н 3 присутствует уровень кода еднннцы, а на выходах элементов И 4 - уровень кода нуля. Прн этом на выходных шинах 12, 13, 14 устройства отсутствуют коды признаков сравнения.Пусть сравниваемые числа равны (А = В), Прн этом на выходах всех элементов И - НЕ 2 и 3 присутствуют уровни кода единицы,...

Номер патента: 610103

Опубликовано: 05.06.1978

Авторы: Власов, Гребенников

МПК: G06F 7/00

Метки: двоичных, сортировки, чисел

...и являющейся функцией количестваанализируемых чисел Х и ранга выбираемогочисла й, причем А =. М + 1 - К.Если выходной результат узла 2 анализаколичества единиц больше или равен константесравнения, то на выходе узла 4 сравнения об эразуется сигнал логической единицы, если меньше - то нуля, Выходные значения узла 4сравнения записывают в регистр 5 результатав качестве старшего разряда выделяемого кода, а также подают на управляющие входыэлементов 3 управления, которые производятлогические. преобразования исходных И чисел.Каждый узел управления 3 устанавливаетвсе разряды соответствующего сдвигающего регистра анализируемых чисел 1 в состояние О,если на его выходе зафиксировано состояние Оги на выходе узла сравнения, каждый элемент...

Номер патента: 610107

Опубликовано: 05.06.1978

Авторы: Власов, Гребенников

МПК: G06F 7/06

Метки: двоичных, сортировки, чисел

...сравнения с константой сравнения А,Если выходной результат узла анализа количества единиц больше или равен константе сравнения, то иа выходе узла 4 сравненияобразуется единица, если меньше - то нуль,20Выходное значение узла 4 сравнения записывают в регистр 5 результата в качестве старшего разряда выделяемого числа, а также подают на управляющие входы элементов преобразования 3.25Каждый элемент преобразования. 3 запирает выходной сигнал соответствующего сдвигающего регистра, 1 и выдает на соответствующий вход узла 2 анализа количества единицзначение О в течение всех последующих тактов работы устройства, если на выходе сдвигающего регистра 1-О и на выхОде узласравнения,4 - 1; каждый элемент 3 преоб-.разования запрещает выходной сигнал...

Номер патента: 610313

Опубликовано: 05.06.1978

Авторы: Бердоносов, Никитин, Платонов, Соколов

МПК: H04L 7/02

Метки: двоичных, регенератор, символов

...24 и второй элемент задержки 25. При этом выходы согласованных фильтров 16, 17 через амплитудные детекторы 18, 19 подключены соответственно ко входам блока разности 20 и обнаружителя 22 двоичных символов, выходы которых подключены к первому и второму входам ключа 21, выход которого через фиксатор полярности 23 подключен ко входу инвертора 14, и через интегратор 24 к первому входу решающего блока 15, ко второму входу которого подключен импульсный выход делителя частоты 2, который соединен через второй элемент задерж кп 25 со вторым входом интегратора 24. Устройство работает следуюшим образом.На вход устройства приходит сигнал тпХ(т) = Е 5 ь (1 - т,) + п(т),где 5 2 (1) - широкополосные ортогональные сигналы, с помощью которых передаются...