Патенты с меткой «двоичных»

Номер патента: 1019660

Опубликовано: 23.05.1983

Авторы: Иванченко, Лев, Панфилов, Флейта

МПК: H04L 27/10

Метки: двоичных, модуляцией, передачи, приема, сигналов, частотной

...- последовательно соединенные фильтр, усилитель и первый амплитудный детектор, на передающей сторсне введены последовательно соединенные селектор синхрсимпульсов,тактирующий генератор, элемент И,вторсй вход которого соединен свходом селектора синхроимпульсов,счетный триггер и аналоговый ин"ЗОтегратор, выход которого подключенк входу модулятора, а на приемнойстороне введены последовательносоединенные преобразователь видамсдуляциир второй амплитудный детектср, инвертср, элемент И, к второму входу которого подключен выход первого амплитудного детектора, и формирователь импульсов,пркэтом выход усилителя подключен ковходу пересбразователя вида модуляции,На фиг 1 представлена структурная электрическая схема предложенной системы; на...

Номер патента: 1020996

Опубликовано: 30.05.1983

Авторы: Кочетков, Красковский, Лебедев, Липовецкий, Семенов

МПК: H04B 3/06

Метки: двоичных, регенератор, сигналов

...первый 8 и второй 9 анализаторы сигналов, блок 10 интегральной регистрации, блок 11 регистрации сгробированием коммутатор 12 и интегратор 13. Регенератор работает следующим образомДля уменьшения вероятности онибох при наличии различных искажений входного сигнала производится параллельная регистрация информационных посылок. Выбор необходимого метода регистрации осу- . ,ществляется по результатам анализа искаМсений входного сигнала как в данном тактовом интервале, так и в течение нжо, торого промежутка времени, предшествующего анализируемого такту,. Результат определения знака посылки выбирается от того блока 10 иди 11, который при данном виде искажений обладает наибольшей исправляющей способностью,ходная информация поступает одновре-...

Номер патента: 1022153

Опубликовано: 07.06.1983

Авторы: Возняк, Домбровский, Дуда

МПК: G06F 7/50

Метки: двоичных, суммирования, чисел

...ЗАПРЕТ соединен с выходом переноса старшего разряда накапливающегосумматора, информационный вход первого элемента ЗАПРЕТ соединен с входнойшиной знака устройстваНа чертеже представлена функциональная схема устройства для суммиро вания двоичных чисж.Устройство для суммирования двоичныхчисел накапливающий сумматор 1, счетчик 2, элементы ЗАПРЕТ 3 и 4, элементы И 5 и 6, входную шину 7 знака, входную шину 8 слагаемого, шину 9 синхронизации, выход 10 младших разрядов, выход 11 старших разрядов, выход 12 знака.Сумматор 1 содержит также выход 13переноса старшего разряда.15Устройство дпя суммирования двоичных чисел работает следутоцптм образом.Каждое, число, поступающее на шиюя7 и 8 устройства, представлено т инфор-:мационными и одним...

Номер патента: 1022322

Опубликовано: 07.06.1983

Авторы: Ицкович, Макаровский, Молотков, Шеховцев

МПК: H04L 3/02

Метки: двоичных, имитации, искажений, сигналов

...для имитации искажений двоичных сигналов содержит блок 1 передачи, регистр 2 сдвига, коммутатор 3, сумматор 4 по модулю два, триггер 5, блок 6 приема, распределитель 7 импульсов, первый 8, второй 9, третий 10 и четвертый 11 бло" . кк сравнения, генератор 12 псевдослучайных последовательностей, блок 13 памяти, шифратор 14, реверсивный счетчик 15, первый 16 и второй 17 вентили, а также первый 18 и второй 19 ограничители. Устройство работает следующим образом.Закодированный сигнал из блока 1 передачи пеступает на первый вход регистра 2 сдвига и сдвигается в нем с частотой второго выхода блока 1. Выходные сигналы разрядов регистра 2 сдвига поступают на коммутатор 3, и один из этих сигналов в зависимости от выходного...

Номер патента: 1023324

Опубликовано: 15.06.1983

Автор: Мельник

МПК: G06F 7/556

Метки: вычисления, двоичных, логарифмов, чисел

...содержащем три регистра, группу элементов 2 И-ИЛИ и два сумматора, инверсный выход первого регистра соединен с первым информационным входом группы элементов 2 И-ИЛИ,выход л-го разряда второго регистра соединен с первым информационныл входом первого сумматора и с(л + +2) разрядом второго информационного входа группы элементов 2 И-ИЛИ, где ( 1:1,2щ) л - номер разряда регистра, (, л = 1,2,;и)- номер вычислительного блока итеграции, выход группы элементов 2 И-ИЛИ подключен к второму информационному входу первого сумматора, первый управляющий вход группы элементов 2 И-ИЛИ соединен с прямым выходом первого разряда второго регистра, инзерсный выход которого подключен к ,второму управляющему входу группы элементов 2 И-ИЛИ и первому входу...

Номер патента: 1026142

Опубликовано: 30.06.1983

Авторы: Анишин, Губин

МПК: G06F 7/58

Метки: генератор, двоичных, равномерно, распределенных, случайных, чисел

...вторые входы которых соединены с едитор случайных импульсов, триггер, 2 О ничными выходами ,соответствующих.ра .регистр сдвига, вентили 2. рядов регистра сдвига, а выходы элеНа формирование одного разряда ментов И группы образуют группу выдвоичного числа, затрачивается в ходов генератора, введены первый исреднем 3-4 импульса случайного второй элементы задержки, вход котопотока генератора, что является при 25 рого соединен с выходом генераторачиной сравнительно низкого его ы- пуассоновского потока импульсов,стродействия. а выход второго элемента задержкиНаиболее близким по технической соединен с вторым входом элементасущности и достигаемому результату . ИЛИ выход которого через первыйк предлагаемому является устройство элемент...

Номер патента: 1037241

Опубликовано: 23.08.1983

Автор: Любинский

МПК: G06F 7/02

Метки: двоичных, сравнения, чисел

...а его прямой выход соединен с первым входом восьмого элемента И и с первыми входами элементов И третьей и четвертой групп, вторые входы которых соединены соответственно с вторыми входами шестого и седьмого элементов И, выходы которых соединены с вторымя входами установки нуля вторсго и третьего регистров, соответственно,и с прямым и инверсным выходами четвертого триггера, счетный вход котсрого соецпнен с выходом восьмого элемента И,второй вход которого соединен с выходом первого элемента зацержки и с входом четвертого элемента задержки, третья группа входов третьей и четвертой групп элементов И соединена с прямыми выходами первого регистра,а их четвертая группа входов подключена к выходу третьего элемента ИЛИ, выходы третьей и...

Номер патента: 1037243

Опубликовано: 23.08.1983

Автор: Перегудов

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...т-входом первого 1-К-триг-. 30 гера, прямой выход которого соединен со вторым выходом устройства и со вторым входом элемента ИЛИ-НЕ, выход которого является третьим выходом устройства, вход синхронизации устройства соединен со входами синхронизации первого и второго 1-К-триггеров, а входы установки в нулевое состояние этих триггеров соединены со входом начальной уста новки устройства 1.23.Недостаток известного устройства - малое быстродействие, поскольку при возникновении запрещенного состояния осуществляется коррекция первого триггера, что уменьшает быстро действие устройства.Целью изобретения является повышение быстродействия устройства.Поставленная цель достигается тем, что в устройство для сравнения 50 двоичных чисел, содержащее...

Номер патента: 1038935

Опубликовано: 30.08.1983

Авторы: Громаковский, Левина

МПК: G06F 7/06

Метки: выделения, двоичных, значащих, кодов, многоразрядных, последовательности, разрядов

...разрядов, кроме К"го , соединен с вторым адресным входоч (1+1)-го накопителя и с информационным входом промежуточного регистра (1+1 )-го блока для последовательного ьыделения значащих раэря" дов вьи,о,:1 регистра результата К-го блока для последовательного выделенля значащих разрядов является инФормдционным зыхо,ом устроиства, Вы 4 О ход каждо о :-го накопителя соединен с втао.,ч информационным входом узла Выделен я значащих разрядов 1-го блока для последовате.пьного выделения значащих разрядов, выходы всех узлов оценки количества значащих разрядов, кроме первого, соединены с соответствующими Вход"ми Второй группы входов узла управления, первый и второй Выходы которого соединены соответственно с управляющими входом узла выделения...

Номер патента: 1038938

Опубликовано: 30.08.1983

Авторы: Горячева, Розенблат

МПК: G06F 7/556

Метки: двоичных, логарифмирования, чисел

...регистра, тактовый вход которого соединен с входом тактовых импульсов записи устройства и входом счетчика порядка, выход которого соединен с информационным входом регистра старших разрядов числа, управляющий вход которого соединен с выходом сумматора по модулю два и.управляющим входом регистра младших разрядов числа, выход первого разряда сдвигового регистра соединен с первым входом сумматора по модулюдва, второй вход которого соединен с информационным входом устройства, содержит триггер, коммутатор и одноразрядный сумматор, выход которого соединен с последовательным входом регистра младших разрядов числа,параллельный вход которого соединен с выходом с второго по и-й разрядов сдвигового регистра, где и - разрядность аргумента,...

Номер патента: 1040484

Опубликовано: 07.09.1983

Автор: Лысенко

МПК: G06F 7/02

Метки: двоичных, сравнения, чисел

...И-НЕ, первый вход поразрядногО узла сравнения соединен с входами первого и второго 40 элементов И-НЕ, второй - входами первого и третьего элементов И-НЕ, выход первого элемента И-НЕ соединен с входами второго и третьего элементов И-НЕ, выходы которого являются 45 первым и вторьзе выходами поразрядного узла сравнения соответственно, каждый 3-й узел переноса (где 3 23+1, 043 сп/2 - целое число), содержит пер" вый и второй элемеКты Й-НЕ, входы которого являются первым и вторая.выхо-дами узла переноса соответственно, каждый (+1)-й узел переноса содержит элемент И-НЕ,. выход которого является первым выходом узла переноса, зходы первого элемента И-НЕ -го узла подключены к вервому выходу (-.1)-го узла переноса и к первым выходам (3-1)-го...

Номер патента: 1040487

Опубликовано: 07.09.1983

Автор: Ерухимович

МПК: G06F 7/70

Метки: двоичных, деления, псевдостохастическое, чисел

...вой группы в прямой, а с входами элементов И второй группы - в обратнойпоследовательности, первый счетчик,первый элемент И, выход которого соединен с входом первого счетчика, до полнительно содержит второй счетчик,регистр, третий коммутатор, второйэлемент И, элемент НЕ, вход которогосоединен с выходом первого коммутатора, а выход - с первым входом первого элемента И, выходы разрядов первого счетчика соединены с входами регистра, выходы разрядов которого сов-динены с второй группой входов второго коммутатора, первый и второй 1 выходы второго коммутатора соединенысоответственно с вторым входом первого элемента И и с первым входом второго элемента И, выходы разрядов регистра делимого соединены спервой группой входов третьего...

Номер патента: 1042191

Опубликовано: 15.09.1983

Автор: Орловский

МПК: H04B 3/00

Метки: двоичных, передачи, приема, сигналов

...к коллектору каждого транзистора, эмиттеры которых объединены и подключены к другому полюсу источника питания, а на пРиемной стоРоне - нагрузки, одни З 5 выводы которых подключены через соответствующие провода линии связи к выходам ключей, а другие - объединены 21 .Однако в известном. устройстве 4 О для передачи двоичных сигналов основных разрядных) проводов имеется и общий провод для всех сигналов, Наличке общего провода уменьшает пом ехоустойчивость и приводит к неоп 45 равданным расходам проводов.Цель изобретения - повышение помехозащищенностк при одновременном уменьшении количества проводов в линии связи.Цель достигается тем, что в Устройстводля передачи и приема двоичных сигналов, содержащее на передающей стороне ключи, каждый иэ...

Номер патента: 1043646

Опубликовано: 23.09.1983

Автор: Мельник

МПК: G06F 7/556

Метки: двоичных, массивов, потенцирования, чисел

...выход которого подключен к входу третьего блока памяти, выход триггера соединен с первым входом второго сумматора, второй вход которого подключен к выходу шестого регистра, информационный вход которого соединен с вы ходом третьего регистра, выход второго блока памяти подключен к информационному входу седьмого регистра, выходкоторого соединен с первым входом третьего сумматора, выход 65 третьего блока памяти подключен кинформационному входу восьмого регистра, выход которого соединен спервым входом блока сдвига, выходкоторого соединен с первым входомблока сдвига, выход которого подключен к второму входу третьего сумматора, выход второго сумматора соединен с информационным входом девятогорегистра, выход которого подключенк второму...

Номер патента: 1046961

Опубликовано: 07.10.1983

Авторы: Довгенко, Куконин, Ларкин, Панченко

МПК: H04L 25/40

Метки: двоичных, приема, разнополярных, сигналов

...два пороговых блока и три триггера, причем один вход интегратора объединен с входом генератора тактовых импульсов, выход которого через последовательно соединенные дифференцирующий блок и выпрямитель соединен с другим входом интегратора, выход которого соединен с входами пороговых блоков, выход первого порогового блока соединен с первЫми входами первого и второго триггеров, первый входтретьего триггера соединен с выходом второго порогового блока, выходгенератора тактовых импульсов соединен с вторыми входами первого итретьего триггеров, выход инвертора соединен с вторым входом второготриггера, выход которого соединенс вторым входом первого блока совпадения, выход инвертора соединен спервыми входами второго и третьегоблоков совпадения,...

Номер патента: 1048472

Опубликовано: 15.10.1983

Автор: Баклан

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...временное распределение управляющих сигналов в соответствии с длительностью действий, выполняемых по каждому из этих сигналов. Счетчик 17 предназначен для подсчета количества циклов таким образом, что устанавливается в нуль при выполнении всех циклов. Дешифратор нуля 19 подключает сигналсо второго выхода распределителя 12 на вход элемента ИЛИ 13, в том случае, если состояние счетчика 17 н . равно нулю, тем самым обеспечивается повторение циклов деления до определения всех цифр частного. Если ще состояние счетчика 17 становится равным нулю, то дешифратор нуля 19 не пропускает сигнал на вход элемента ИЛИ 13 и выполнение циклов деления прекращается. Коммутатор 18 переключает поступающий на его вход сигнал либо на вход распределителя...

Номер патента: 1049900

Опубликовано: 23.10.1983

Автор: Финаев

МПК: G06F 7/06

Метки: двоичных, сортировки, чисел

...с информационными входамиблока выявления равных чисел, выходреверсивного счетчика соединен с первым выходом блока выявления равныхчисел и через элемент задержки - свторым выходом блока выявления равных чисел.Формирователь сброса содержит формирователь сигнала, П П 1-входовых эле-ментов ИЛИ и 11 элементов И, причем информационные входы формирователя сброса соединены с соответствующими вкодами элементов ИЛИ, выходы которых соединены с первыми входами соответ 1 ствующих элементов И, вторые .входы которых через формирователь сигналов соединены с управляющим входом формирователя сброса, а выходы - с со" ответствующими выходами формирователя сбросаКроме того, коммутатор содержит групп входных элементов И,й элементов ИЛИ и И групп выходных...

Номер патента: 1049904

Опубликовано: 23.10.1983

Авторы: Манджгаладзе, Морозов

МПК: G06F 7/58

Метки: генератор, двоичных, случайных, цифр

...сумматора 2 соединен сР "входом основного Р-триггера 4, выход которого является выходом генератора. Синхронизирую":щие (управляющие) входыб.-триггеров 3и 4 объединены между собой и подклю"чены к входу "Опрос" генератора,Генератор работает следующим образом.Источник.1 случайного напряжениявыдает на своем выходе флуктуирующийпотенциал, имеющий равновероятные по знаку отклонения от порогаЭ -трйггеров 3 и 4. Это случайное напряжениепоступает на Э -входР -триггера 3 ина первый вход сумматора 2, на второй вход которого поступает напряжение с нулевого выходаР -триггера 3.В сумматоре.2 происходит сложение(с некоторыми весами) входных потен"циалов, флуктуирующий потенциал свыхода сумматора 2 поступает на 0-вход 2 -триггера 4,приходом сигнала...

Номер патента: 1051530

Опубликовано: 30.10.1983

Авторы: Запасный, Соколов

МПК: G06F 7/02

Метки: двоичных, сравнения, чисел

...входу поразрядного узла сравнения, база перваго транзистора через питьем резис"тор соединена с вторым управляющимвходом поразрядного узла сравнения,а база третьего транзистора черезшестой резистор подключена к первому управляющему входу поразрядного узла сравнения .эмиттеры второго и четвертого трайзистора соединены с шипои нулевого потенциала, первый управляющий вход каждого 1-го поразрядного узла сравнения подключен к выходу (1-1)-го элемента ИЛИ, а второй управляющий вход каждого 1"го поразрядного узла сравнения соединен с выходом (и+1.-1)"го элемента ИЛИНедостатком этого устройства является возможноСть появления ошибочного результата сравнения при единичных значениях в одчоимен, вых разрядах сравниваемых чиселвследствие...

Номер патента: 1051709

Опубликовано: 30.10.1983

Авторы: Давыдов, Жуков, Обухов

МПК: H03M 13/51

Метки: двоичных, декодирования, кодов, хемминга

....триггера подключен.к выходу первого. элемента И,а прямой выход - к первому входу выходного элемента И, второй вход которого соединен с инверсным выходомсчетчика импульсов, а третий и четвертый - с соответствующими прямымивыходами счетчика импульсов, инверсные выходы триггеров подключены кпервым входам соответствующих вторыхэлементов И, вторые. входы которыхобъединены и подключены к выходу йервого элемента И, входы которого соединены с соответствующими прямымиВыходами счетчика импульсов, а егоустановочные входы подключены к соответствующим выходам вторых элементов И, введены генератор импульсов,третий и четвертый элементы И и дополнительный элемент ИЛИ, выход которого подключен к тактовому входусдвигового регистра, а его...

Номер патента: 1054924

Опубликовано: 15.11.1983

Авторы: Зайкин, Покрасс

МПК: H04L 27/22

Метки: двоичных, демодуляции, сигналов

...б; оперативный регистр 7,регистры 8 памяти, распределитель 9импульсов записи, мажоритарные20 блоки 10 и ко мутатор 11Устройство работает следующймобразом,С выхода блока 1 сигнал по каждой компоненте в виде отсчетов5 длительностью Т поступает на входсоответствующего блока 2 обработкисигналон, где в каждый момент ТИмеется М отсчетов сигнала, где М "память канаЛа М = Т/Т, а Т - длйтельность реакции канала на элементарную посылку.. С выходов блока 3 на другие вхо-.ды соответствующего блока 2 обра;бстки сигналов в течение тактоногоинтервала Т поочередно поступают 2 фЗ 5,различных двоичных комбинаций, длины.М.Из них в блоке 2 на основе отсчетов реакции канала на элементарнуюпосылку формируются все возможные40 варианты ожидаемого...

Номер патента: 1056181

Опубликовано: 23.11.1983

Авторы: Возняк, Домбровский, Дуда

МПК: G06F 7/38

Метки: двоичных, нормализации, чисел

...невысокое быстродействие.Цель изобретения - повышение быстродействия устройства для нормализации двоичных чисел,Поставленная цель достигается 55тем, что устройство для нормализации двоичных чисел, содержащее узеланализа, сдвигатель, регистр порядка,шифратор, причем вход устройствасоединен с информационным входомсдвигателя и входом узла анализа,выход шифратора сообщен с управляющим входом сдвигателя и входом регисхра порядка, выходы сдвигателя и регистра порядка являются соответственно первым и вторым выходами уст" 65 ройства, содержит преобразователь двоичного кода тетрад в код количест ва нулевых старших разрядов в тетрадах и коммутатор, причем вход узла анализа соединен с входом преобразователя двоичного кода тетрад в код...

Номер патента: 1056189

Опубликовано: 23.11.1983

Авторы: Воронов, Понеделко, Филиппенко

МПК: G06F 7/58

Метки: генератор, двоичных, сигналов, случайных

...генератора является также его сложность.Цель изобретения - упрощение генератора.Для достижения поставленной целив генератор случайных двоичных .сигналов,. содержащий бистабильный элемент, масштабирующий резистор, введен элемент "Запрет", а бистабильный элемент выполнен в виде О-триггера, синхронизирующий вход которого З 0является входом генератора и объединен с инверсным входом элемента"Запрет", выход которого являетсявыходом генератора, инверсный выходО-триггера через масштабирующий резистор соединен с О-входом О-триггера, прямой выход которого соединенс прямым входом элемента "Запрет"На чертеже приведена функциональная схема предлагаемого генератора. 40Генератор содержит О-триггер 1,масштабирующий резистор 2, элемент3 фЗапрет", вход...

Номер патента: 1059572

Опубликовано: 07.12.1983

Авторы: Плотников, Потапов, Флоренсов

МПК: G06F 7/556

Метки: двоичных, логарифмирования, чисел

...соответственно, выходпервого блока памяти подключен к второму информационному входу первогоблока деления, выход которого соединен с вторым входом второго сумматора, выход которого подключен к информационному входу третьего регистра,выход которого соединен с первыминформационным входом второго блокаделения, второй вход которого подключен к выходу первого сумматора, выходвторого блока деления соединен с вторым информационным входом второгокоммутатора, выход третьего сдвигателя подключен к второму информационному входу первого коммутатора, выходыблока синхронизации соединены а управляющими входами первого и второгоблоков деления, третьего регистра,третьего сдвигателя и регистра результата,Вычисление натурального логарифмаот...

Номер патента: 1062674

Опубликовано: 23.12.1983

Авторы: Баранов, Смичкус

МПК: G06F 1/02

Метки: генератор, двоичных, чисел

...к вторым входам четвертого и второго элементовИ соответственно, выход второго элемента И подключен к первому входувторого. сумматора, выход второгосумматора соединен с вычитающим входом вычитателя и информационным входом третьего регистра сдвига, выходкоторого подключен к второму входувторого сумматора, выход четвертогоэлемента И подключен к первому входу третьего сумматора, выход третьего сумматора соединен с первым информационным входом третьего коммутатора и с информационным входомчетвертого регистра сдвига, выходкоторого подключен к вторым входамтретьего сумматора и восьмого элемента И, выход второго регистра сдвига подключен к второму информационному входу третьего коммутатора, выход которого подключен к суммирующему входу...

Номер патента: 1062690

Опубликовано: 23.12.1983

Авторы: Грачев, Гречухин, Королев, Семенов

МПК: G06F 7/52

Метки: двоичных, деления, три, чисел

...четвертый и пятый элементыИ, второй и третий элементы ИЛИ,причем выход каждого разряда с первого по (и) -й регистра делимогосоединен с входом первого элементаНЕ и первыми входами первого, второго и третьего элементов И соответствующего блока формирования разряда 55частного, в котором выход первогоэлемента НЕ соединен с первыми входами четвертого и пятого элементовИ, выход второго элемента НЕ соединен с вторыми входами первого, второго и пятогоэлементов И, вход второго элемента НЕ подключен к вторымвходам третьего и четвертого элементов И, выход третьего элементаНЕ соединен с третьими входами второ" го, третьего и четвертого элементовИ, вход третьего элемента НЕ соединен с третьими входами первого ипятого элементов И, второй и...

Номер патента: 1062697

Опубликовано: 23.12.1983

Авторы: Анисифоров, Анишин

МПК: G06F 7/58

Метки: генератор, двоичных, случайных, чисел

...входом двухполюсника, первым Однако этот генератор также характеризуется сложностью и большим объемом электронного оборудования.Наиболее близким по технической сущности и достигаемому результату к предлагаемому является генератор случайных чисел, использующий пере счет случайных импульсов эа регулярный интервал времени и содержащий датчик случайного потока импульсов, выход которого через элемент И соединен со счетным входомщ -разрядно го двоичного счетчика, разрядные выходы которого соединены соответственно с информационными входами элементов И группы, выходы которых являются разрядными выходами генератора, а управляющие входы объединены с шиной Опрос генератора 3 .Недостатком этого генератора явйются ограниченные функциональные...

Номер патента: 1067613

Опубликовано: 15.01.1984

Автор: Плаксиенко

МПК: H04L 27/00

Метки: двоичных, некогерентного, приема, сигналов

...причем для реализации способане требуется дополнительных априорных сведений и сложных измерений.35 Способ некогерентного приема двоичныхсигналов не противоречит критериюмаксимальной апостериорной вероятности для симметричных сигналов ипозволяет увеличить разность всехих начальных моментов за счет преимущественного уменьшения (подавления ) реализаций текущих значенийсигнаЛов, меньших по уровню. Следуетотметить, что при первом циклеобработки значение параметра К не 10должно превышать величины 0,414,его конкретное значение зависит отстепени рассогласования последетекторной, фильтрации с длительностьЮсигнала и от соотношения мощностей 15сигнала и помехи на входе (Рс /Рщ).При обработке по предлагаемомуспособу полное подавление...

Номер патента: 1068931

Опубликовано: 23.01.1984

Авторы: Лебедева, Летнев, Шакарьянц

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...вход 3 ввода второго сравниваемого числа, вход 4 управления устройства, вход 5 сброса, элемент ИЛИ 6, элемент 7 задержки, триггеры 8 и 9, элементы И 10 - 12, выходные шины 13 - 15, триггер 16 и элемент 17 задержки,Устройство работает следующим обра зом. Перед началом сравнения по входу 5поступает сигнал сброса, который устанавливает триггеры 8, 9 и 6 в нулевое состояние. Нулевой сигнал на прямом выходе триггера 16 запрещает появление на выходахэлементов И 11 и 12 единичных сигналов,и на всех выходах устройства 13 - 15 будут нулевые значения сигналов, Первоесравниваемое число подается по шине таким образом, что в и-разрядном счетчикеустанавливается его инверсное значение.После этого по входу 3 через элемент ИЛИ 6на информационный вход...

Номер патента: 1068932

Опубликовано: 23.01.1984

Автор: Музыченко

МПК: G06F 7/50

Метки: двоичных, одноразрядных, суммирования, чисел

...Сумматор 4 унитарных кодов (фиг. 2) значений и (т. - ) входными шинами ин-построен на элементах И 7, ИЛИ 8.версных значений двоичных разрядов дан- Блок 2 суммирования в унитарных ко20ной подгруппы, взятых в различных соче- дов содержит первый элемент И 9; соедитаниях, выходы элементов И 5 1-й группы ненный входами с первыми выходами пресоединены с входами соответствующих эле- образоателей 1 двоичных кодов в унитар-. ментов ИЛИ 6, выходы которых являются нце коды количества единиц, второй элевыходами данного узла 3 преобразования д мент И 9, соединенный входами с их послед- двоичных кодов в унитарные. ними выходами, а также группы элементовУзел 3 преобразования двоичных кодов И 9, соединенных входами ссютветствуюв унитарные (фиг. 2)...