Патенты с меткой «двоичных»

Номер патента: 1589400

Опубликовано: 30.08.1990

Авторы: Авгуль, Егоров, Супрун

МПК: H03M 7/22

Метки: веса, выделения, двоичных, кодовых, комбинаций, произвольного

...согласно 50следующим соотношениям:Бр=х ЧХЧ ееЧХ р ррр:1,2, ,иичном слоне работает следующим образом. На входы устройства поступают разряды х - х двоичного слова аьр на его выходах формируется унитарный двоичный код числа единиц, содержащихся во множестве хх,рхь Сигнал логической единицы на 1-м выходе Ь=1 р 2 ррл+1) свидетельствует о наличии ровно Кединицы в входном двоичном слове. 1 ил., 1 табл. ь где М - функция и-входового мажоритарного элемента с порогом р определяемая следующим образом:ь 1, если , х, ре; )а ррО, если =х;(С Здесь следует учесть тот факт, что М (Х рХ р рХ ) Х ЧХ Ме УХ р1 рр. рйМ (х рхррх ) хрхрх Формула из обретения Устройство для выделения двоичных кодовых комбинаций произвольного веса, содержащее группу элементов...

Номер патента: 1594526

Опубликовано: 23.09.1990

Автор: Монашкин

МПК: G06F 7/38, G06F 7/52

Метки: двоичных, кодов, последовательных, умножения

...и-разрядноепроизведение ХУ, которое поступит ца пер.вые входы коммутатора. Номер канала, ца тельном двоичном коде с периодом Т тактовой частоты, поступзкгцей с входа 3 устройства. 1 цл,1 Скоторгый поступает очсреднои результат,определяется текущим значением счетчика 5, который в первые п тактов находится в нулевом состочнии.Одновременно с выдачей значения Х Уна ицформациоцгьге входы коммутатора наего вход разрешения через элемецт ИЛИ 7поступает сигналсццхроизиругощИй выдачурезультата операции первого блока.Этот сигнал позволяет передавать значениеХ У ца выход 6. Г 1 о окончании его дейст 20 вия происходит отключение первого каналакоммутатора 4 от его выхода 6. Черезинтервал времени Лт после выдачи значенияХУ на выход 6 устройства...

Номер патента: 1594683

Опубликовано: 23.09.1990

Авторы: Варшавский, Кондратьев, Романовский, Цирлин

МПК: H03K 19/21

Метки: двоичных, двух, разрядных, сравнения, чисел

...о том, что а ) Ь, а появление нулевого значения на выходе 11 означает, что а ( Ь.Значение раслределительного элемента на резисторе для надежной работы устройства должно быть не менее 2 К г, где К - сопротивление открытого тран-.1) 5 зистора р-типа (Р. р)В), где Б.- сопротивление открытого транзистора п-типа), Это значение определяетСяпрй предположении, что выходы всехэлементов 2, кроме элемента первойячейки, подключены к общей шине черезоткрытые транзисторы 3 и 4, а выходэлемента 2 первой ячейки через открытые транзисторы 5 и 6 подключены кшине питания, при этом на выходе 11должно быть обеспечено значение логи"ческой единицы. Для улучшения электрических характеристик устройства сигнал на выходе 10 может быть...

Номер патента: 1596322

Опубликовано: 30.09.1990

Авторы: Бардаченко, Локазюк, Магера, Носовицкий

МПК: G06F 7/552

Метки: возведения, двоичных, квадрат, чисел

...коде, Суммирование частичных произведений со сдвигом на один разряд влево осуществляется первой группой сумматоров 51 - 5 п, Первый выход счетчика 31 соединен с первым входом сумматора 51, второй вход которого соединен с нулевой шиной, второй выход счетчика 31 соединен с третьим входом сумматора 51, четвертый вход которого соединен с первым выходом счетчика 32 и т,д(2 п - 1)-й вход сумматора 51 соединен с нулевой шиной, а 2 п-й вход сумматора 51 - с и-м выходом счетчика 32, Таким образом, на выходе сумматора 51 устанавливается сумма частичных произведений со сдвигом на один разряд влево со счетчиков 31 и 32 и т.д. Таким образом, на выходе сумматора 5 Пустанавливается результат суммирования частичных произведений Хь начиная с...

Номер патента: 1596492

Опубликовано: 30.09.1990

Авторы: Дубровский, Филатов

МПК: H04Q 5/16

Метки: двоичных, комбинаций, обнаружитель, сигналов

...выходах ("Не равно") первого и второго анализаторов 6 и 22 одновременно присутствуют сигналы, та с выхода элемента И-НЕ 25 поступает сигнал на второй вход четвертого элемента И 28,. который сигнализирует об отсутствии выявления блока. При этом на выходе элемента И 28 в Фазе с сигналом "Меньше или равно нулю" счетчика 7 появляется сигнал, который сбрасывает счетчики 8 и 12 и устройство переходит в режим поиска первого блока заданной двоичной комбинации.Если происхадитвыявление следуюшего блока, то на выходе второго элемента И 14 появляется сигнал, который поступает на вход счетчика 12,Счетчик 12 при обнаружении каждого блока изменяет свое состояние, а анализатор 13 сравнивает содержимое счетчика 12 с.числом блоков, поступившим из...

Номер патента: 1601774

Опубликовано: 23.10.1990

Авторы: Вертлиб, Гордон

МПК: H04L 12/26

Метки: двоичных, последовательности, псевдослучайной, сигналов

...регистра 10, а остальные переключатели 15 подключают остальные входы дешифратора 7 к генератору 9.Регистр 10, первый 13 и второй 14 сумматоры, подключенные через первый 11 и второй 2 дополнительные переключатели, образуют схему проверки ПСП на соответствие закону формирования. На выходе второго сумматора 14 формируются сигналы ошибок, которые не проходят через закрытый второй элемент И 5, так как цикл контроля еще не начат. При поступлении в регистр 10 комбинации, содержащей п единиц (где и - разрядность проверяемой ПСП), на выходе дешифратора 7 формируется отрицательный импульс (фиг. 2 в), задним фронтом которого Р-триггер 1 переводится в состояние О, так как на его Р-входе имеется сигнал низкого уровня, а первый дополнительный...

Номер патента: 1608654

Опубликовано: 23.11.1990

Авторы: Авгуль, Гуща, Макареня, Хилько

МПК: G06F 7/552

Метки: возведения, двоичных, разрядных, степень, чисел

...7. БУО 9 формирует сигнал на первом выходе и информация с выхода регистра 7 через открытый коммутатор10 по входу 18 поступает на вход 12 регистра 5 и запоминается. БУО 9 фор" мирует после этого управляющий сигнал на девятом выходе и информация в регистре 4 сдвигается вправо на один разряд. Теперь на втором входе БУО 9 сигнал логического нуля, а на четвертом и пятом - сигналы логической единицы. Так как БУО 9 находится в рабочем состоянии, то он формирует управляющие сигналы на четвертом и шестом выходах. Информация с выхода регистра 5 через открытый коммутатор 30 поступает на первый вход 31 умно- жителя 8, на выходе которого формиа В руется произведение.А" А =Аф и запоминается в регистре .7. После этогоБУ н х к Р н е с п н с Ц ть 31 в е...

Номер патента: 1617437

Опубликовано: 30.12.1990

Авторы: Батищев, Добрынин, Косой

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...деления двоичных чисел. На разрядных выходах с первого по (п+1)-й первого сумма 1617437тора 4 формируется код остатка, Знакостатка формируется на (и+2)-разрядном выходе первого сумматора 4 исоответствует сигналу 0", если остаток положительный или сигналу "1",5если остаток отрицательный, Соответственно, в первом случае в ре"гистр 3 частног. необходимо записатьсигнал "1",во втором случае необходимо записать в регистр 3 частного"0". Сигнал знака остатка с (п+2)разрядного выхода сумматора 4 инверти.руется элементом НЕ 5 и поступает наинформационный вход триггера 7 и ин"Формационный вход демультиплексора8. По сигналам на адресных разрядных входах демультиплексора 8 сигналс его информационного входа коммутируется на один иэ его выходов,...

Номер патента: 1617654

Опубликовано: 30.12.1990

Авторы: Державина, Копылов, Лопатин

МПК: H04L 27/14

Метки: двоичных, приема, сигналов, частотно-манипулированных

...интервала Т. Например, ЛО =О,а Л 6 Ь =л, т,е. в 1 имеет целое число периодов в одном единичном интервале, а во - целое нечетное число полупериодов. Тогда по оценке набега фазы в и-м единичном интервале на выходе вычитаю- щего блока 22 можно принять решение о том, какая из двух частот в 1 или во передавалась в и-м единичном интервале. Это решение принимается в первом пороговом блоке 15, производящем сравнение оценки набега фазы с пороговыми уровнями, зависящими от ЛО 1 и Л от,е. от выбора частотв 1 и в,). Когда полученная оценка набега фазы ближе к Л 01, на выходе первого порогового блока 15 формируется "1", а когда ближе к Лбь - "0". Это значит, что пороги первого порогового блока 15 должны выбираться по формулам:Л 1 = ( Л 61 + Лбо...

Номер патента: 1617656

Опубликовано: 30.12.1990

Авторы: Карташевский, Кловский

МПК: H04L 27/22

Метки: двоичных, демодуляции, сигналов

...связипо решению создает на своих М выходахоценки отсчетов импульсной реакции, обновляемые на каждом тактовом интервале,Т, т.е. осуществляет слежение эа изменяющимися параметрами канала связи.(10)2 - 3 =Ъ - 3 - Ь - 391 -- Ь - 4 92 - Ь - 5 92 -4 =Ъ - 4- Ь - 491- Ь - 592 - Ь - б 93. 20 В выражении (10) 91, 92, 93 - оценкил лотсчетов импульсной реакции, полученные в блоке 4. Отсчет Ъ не обрабатывается а компенсаторе 5, так как решение Ь еще только предстоит получить внутри данного тактового интервала на выходе блока 10. Так как все решения принимают значения +1, реализовать (10) можно с использованием ключевых перемножителей и операционных усилителей, включенных по схеме инвертирующего сумматора.В первом вычислительном блоке б осуществляется...

Номер патента: 1619249

Опубликовано: 07.01.1991

Авторы: Маханек, Чернявский

МПК: G06F 7/06

Метки: выбора, двоичных, максимального, множества, чисел, числа

...А 1А е, количество ну в У Хлевых сигналов равно С СХ. Еслихже х=О то А ==Ам =1.ЭхПосле реализации операции И на шинах б 6 образуется "смешанная" совокупность сигналов - композиционный кодА 1,Аф 1 который характеризуетсятем, что нулевые сигналы, поступающиена шины ь с выходов элементов И-НЕ 1,сохраняют свои позиции, Это значит,что максимальным значением кода Ицохна выходе элемента И-НЕ 1 соответствующего канала и на логической шине К 11 мбудет нулевой сигнал, а намахсшинах 0( Н,Иапри 1 мокс (( 2 ф 1.1 будут присутствовать сигналылогических единиц. Элементы ИЛИ-НЕ 3и ИЛИ 4 осуществляют шифрацию комбина.ционного кода, образованного на шинах55М, в двоичный код, который равенмакси-мальному из поступивших на входы21., 2 п каналов,Пусть...

Номер патента: 1622950

Опубликовано: 23.01.1991

Авторы: Вертлиб, Гордон

МПК: H04L 1/08

Метки: двоичных, последовательности, псевдослучайной, сигналов

...Э-входе сигналнизкого уровня, а триггер 1 - в состояние "1" (Фиг. 2 а, б), При этомснимается сброс с реверсивного счетчика 7, открывается элемент И 3, пропускающий сигналы тактовой частоты,которые "просекают" сигналы единиц(элемент И 2) и через инвертор 5 -нулей (элемент И 6) проверяемой ПСП.На суммирующий вход реверсивного счечика 7 поступают импульсы единиц ПСП,а на вычитающий вход - импульсы нулей ПСП. Одновременно открывается индикатор 9 счета (фиг, 2 г), регистрируя процесс счета,По окончании полного периода ПСПпри поступлении второго импульса свыхода дешифратора 15 (комбинацияединиц в проверяемой ПСП) триггер 2остается в состоянии "0", а триггер 1переводится в состояние "0",При этом закрывается элемент И 3и на реверсивный счетчик 7...

Номер патента: 1631538

Опубликовано: 28.02.1991

Авторы: Михайлов, Попов, Умбиталиев

МПК: G06F 7/02

Метки: выбора, двоичных, разрядных, чисел, экстремального

...поступает иа входы 16 устройства и принимается в регистр 14Анализируемые, отличные от нуля, числа поступают на информационные группы входов 11, причем старшие разряды чисел подаются на входы 11 , 11, 1 1 и одновременно на соответствующие входы элемента И 1и на первые входы одноименных элементов И 4 группы первого узла анализа 2, на (и+1)-й вход с элемента И 1 и первый вход (и+1)-го элемента И 4 группы которого подает" ся старший разряд порогового значе" ния с регистра 14.Пусть первое число А анализируемого массива меньше порогового значения и имеет "1" только в младшем разряде.При этих условиях на выходе элемента И 1 установлен "0", а на выходе элемента НЕ 3 узла 2 - единичный сигнал. Так как элементы И 4 узла 2открыты по вторым...

Номер патента: 1633390

Опубликовано: 07.03.1991

Авторы: Баронов, Горбунов, Попович, Сидоров

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...разрешая прохождение старших рлзрядон нерлвнозначньк тетрад на выходы мультиплексоров.Тактовые импульсы с выходя устройства 16 через пятый элемент И 38 поступают на дночньп счетчик 34. Код с. выхода двоичного счетчика 34 поступает на адресные входы первого 3640 и второго 37 мультиплексоров, управляя последовательностью появления разрядов церавнозцачньк тетрад на их выходах.Разряды сранцивлемых тетрлд по 45 ступают на входы первого элемента НЕРЛВНОЗНЛЧНОСтЬ 1, на выходе которого н случае равенства сравниваемых разрядов вырабатывается нулевой логический уровень, а и случае нерлнен ства - единичный логический ур,:ень. В первом случае перньп 2 и второй 3 элементы И закрыты нулевым логическим уровнем с вьлсода элемента...

Номер патента: 1640684

Опубликовано: 07.04.1991

Авторы: Варшавский, Кондратьев, Кравченко, Мараховский

МПК: G06F 7/04

Метки: двоичных, двух, разрядных, сравнения, чисел

...чисел устройства соединены с входами соответственно с первого по восьмой ь-й ячейки сравнения первого яруса, входы с первого по шестой 3-й ячейки сравнения Б-го яруса Ц = 1,2ш/2 р Б 2 р Зр е с с р 1 оБ(ш) +1) подключены к выходам соответственно с пер" вого по третий (21-1)-й и 21-И ячеексравнения (Б)-го яруса, первый, второй и третий выходы ячейки сравнения(1 оК(ш 1)+1)-го яруса являются выходами устройства, о т л и ч а ю -щ е е с я тем, что, с целью повышения быстродействия и уменьшения аппаратурных затрат, каждая ячейка сравнения первого яруса содержит двенадцать МОП-транзисторов и-типа и шестнадцать МОП-транзисторов р-типа, каждая ячейка сравнения Б-го яруса содержит шесть МОП-транзисторов г-типаи семь транзисторов Я-типа, где(п,р)...

Номер патента: 1644393

Опубликовано: 23.04.1991

Автор: Семенов

МПК: H03M 13/22

Метки: двоичных, кодирования, сообщений

...входы синхронизации операционногорегистра 1, регистра 2 сдвига, счетчика 13 и начинается процедура начисления контрольного слова в операционном регистре 1,После отсчета необходимого количества импульсов счетчик 13 выдаетсигнал на четвертый вход блока 11синхронизации, открывающий по своемупервому выходу блок 4, и начисленное в операционном регистре 1 контрольное слово выдается в параллельном формате с блока 4 на выходы-входы 5 и на второй вход элемента И 12,пропускающий тактовую частоту генератора 10 со своего первого входана выход 3. По окончании последнеготактового импульса генератора 10 изсерии, необходимой для начисленияконтрольного слова, снимается сиг 44393 6нал с выхода счетчика 13, закрывается элемент И 12, через который...

Номер патента: 1647562

Опубликовано: 07.05.1991

Авторы: Гузик, Карелин, Решетняк

МПК: G06F 7/06

Метки: двоичных, сортировки, чисел

...выделения А аксследует продолжить, и логическогонуля - в противном случае. Если -еразряды всех незамаскированных чиселравны нулю, то нуль выделяется навыходе элемента ИЛИ 1, и сигналлогической единицы с выхода элемента НЕ 9 через элементы ИЛИ 24 и И 21поступает на выход 26 тех ячеек5 164 756 анализа, хранящиеся в которых числа ранее не были замаскированы в результате анализа предыдущих разрядов .Каждое очередное Асравнивается блоком ч сравнения с нижней грани 5 цей У, и в случае если А С У, выдается сигнал на выход 17.Формула изобретенияУстройство для сортировки двоичных чисел, содержащее матрицу пхщячеек анализа, где и - количествочисел, равное количеству строк матрицы, щ - количество разрядов чисел,равное количеству столбцов...

Номер патента: 1647632

Опубликовано: 07.05.1991

Автор: Тетюев

МПК: G11B 20/10, G11B 5/09

Метки: двоичных, записи, магнитной, сигналов

...единичного" потенциала, а к всем свободным входам - шина "нулевого потенциала.Устройство работает следующим образом,Счетчик 3 формирует на выходахразрядов импульсы (фиг. 2 В 1, В 2 иВЗ), управляющие работой мультиплексора. Первый элемент ИЛИ 12 формируеттактовый сигнал (фиг, 2 Е), по которому заносят информацию в триггер 8.Четвертый элемент ИЛИ 13 формируеттактовые сигналы (фиг. 2 Г) для регистра и для источника информации. Вторым, третьим и четвертым элементамиИЛИ 10 и 11 анализируют входные сигналы, преобразованные в группы по двабита, и формируют управляющие сигналы для счетчика 3 и мультиплексора 2(фиг. 2 И и. К), На регистре 7 итриггере 8 преобразуют входные сигналы (фиг.2 А) в группы по два бита. Взависимости от кода на...

Номер патента: 1651288

Опубликовано: 23.05.1991

Авторы: Дрозд, Паулин, Полин, Попов

МПК: G06F 11/08

Метки: двоичных, модулю, три, умножения, чисел

...коды фрагментов а,Ь,с,б,е с выходов узлов умножения по модулю три группы 10 и код фрагмента 1 (коньюнкции, не входящие в фрагменты а,Ь,сА,е) с выхода сумматора 9 поступает на вход третьего узла 4 свертки по модулю три, который формирует контрольный код кон ьюнкций треугольной матрицы. На эту величинуотличается контрольный код полного произведенияя от контрольного кода 21-разрядного результата умножения. С выхода узла 5 сложения по модулю три снимается контрольный код 21-разрядного результата умножения, Зтот код сравнивается на блоке 6 сравнения с кодом, сформированным третьим узлом 3 свертки по модулю три из кода. поступающего на вход 13 результата устройства (множимое и множитель посту 10 входа множимого устройства соответствен К - 1но...

Номер патента: 1656692

Опубликовано: 15.06.1991

Авторы: Жодзишский, Козлов, Люсин

МПК: H04L 27/22

Метки: двоичных, приемник, символов

...т.е. формирует оценку т; в двоичном коде, По сигналу синхронизации, подаваемому на установочный вход каждого счетчика с выхода блока 37 в момент окончания двоичного символа, код, накопленный в каждом счетчике, умножается в соответствующем перемножителе на свой коэффициент Ь; хранящийся в постоянном запоминающем устройстве 35. Выборка соответствующих коэффициентов из постоянного запоминающего устройства 35 производится по сигналу (импульсу считывания), подаваемому на его тактовый вход от блока 37. Этот сигнал аналогичен сигналу, подаваемому на установочные входы счетчиков, Данное постоянное запоминающее устройство является безадресным; каждый коэффициент по своей шине подается на вход соответствующего перемножителя в момент поступления...

Номер патента: 1658144

Опубликовано: 23.06.1991

Авторы: Галкин, Ган, Коноплянко, Кулак

МПК: G06F 7/50

Метки: алгебраического, двоичных, накопительного, суммирования, чисел

...- отрицательна, тогда суммирование дает1,ХХХ. Х10 О,ХХХ,Х10,ХХХХс возникновением переполнения знаковогоразряда;15ж) поступающий операнд - отрицательное число, ранее накопленная сумма - отрицательна, тогда при суммировании1,ХХХХ20 1 ХХХ.Х1 Х,ХХХ.Х,переполнение знакового разряда происходит всегда независимо от знака полученного результата накопленной суммы,25Следовательно, переполнение знакового разряда накопленной суммы происходиттолько в трех случаях: д), е), ж), а значит,перенос в младший разряд накопленной30 сум.ы необходимо формировать когда;а) пришедший операнд - отрицательный, накопленная ранее сумма - положительна и результат положителен;б) пришедший операнд - положитель 35 ный, накопленная сумма - отрицательна, арезультат...

Номер патента: 1660196

Опубликовано: 30.06.1991

Авторы: Загнетов, Ложкин

МПК: H04L 27/20

Метки: двоичных, межсимвольной, последовательностей, приема, связью, сигналов

...- ь сь фав - 1)+ ьВ) - Ье 1где Ь Е - разность энергий сигналов 81(т) и Яг 0а(к) и Ь(к) - условные вероятности наличия сигналов 81(т) + Яг(1) и Яз (т) + 84 (1) в момент времени кТ, получаемые с выходов10 интеграторов 5, 6 и преобразованные в цифровую форму с помощью АЦП 21, 22, Управляемые ключи и коммутатор скоммутированы таким образом, что одновременно с вычислением а(к) осуществляется последовательное запоминание величин а(к), Ь(к) а(к) в регистрах 23-25. В результате работы устройства в момент времени 1 = МТ в первых ячейках памяти регистров 23-25 будут записань 1 величины ам(1), Ьм-г(2), а" (1); во вторых - а(М), Ь(М) и а(М - 1) и т.д. После момента времени МТ, определяемого с помощью блока 20 управления, осуществляется...

Номер патента: 1663608

Опубликовано: 15.07.1991

Авторы: Чистяков, Чистякова

МПК: G06F 7/00, H03K 19/21

Метки: двоичных, сравнения, чисел

...всех соответствующих триггеров регистров 1 и 2, т.е, при равенстве чисел а, , а и Ь 1Ьп на выходах всех схем И поддерживается нулевой потенциал, а следовательно, на шине 8 также имеется нулевой потенциал, При этом транзистор инвертора 9 заперт, а на выходной шине 10 присутствует отрицательный потенциал, свидетельствующий о равенстве чисел. Если числа не совпадают хотя бы по одному разряду, то на выходе соответствующей схемы И формируется отрицательный потенциал, который приводит к установлению нулевого потенциала на выходной ши 25 30 35 не 10, свидетельствующего о неравенствечисел. Диоды 11 при установившихся состояниях регистров 1 и 2 заперты, так как на ихкатодах присутствует либо нулевой, либо отрицательный потенциал, образуемый...

Номер патента: 1670795

Опубликовано: 15.08.1991

Авторы: Дятлов, Корниенко, Макаров

МПК: H04L 7/02

Метки: двоичных, регенератор, сигналов

...сигнала в 1-ом элементе временной дискретизации на к-ом такте, а в блоках 37 и 40 памяти на к-ом такте хранятся величины А (К) Ч(К). Следовательно, вмомент времени т 1(К), когда на втором импульсном выходе делителя 52 частоты появпереписывается соответственно в третий 37 и четвертый 40 блоки памяти. Таким образом в моменты появления синхроимпульсов на выходах блоков 30 и 33 присутствуют на пряжения, имевшие место в момент последнего обнаружения луча на текущем к-ом такте, а на выходах блоков 37 и 40 присутствуют напряжения, имевшие место в момент последнего обнаружения луча на предыду щем (к - 1)-ом такте. В качестве блоков памяти могут быть использованы, например.конденсаторы в цепи с малой постоянной времени заряда (меньшей, чем...

Номер патента: 1688462

Опубликовано: 30.10.1991

Автор: Калиничев

МПК: H04Q 5/16

Метки: двоичных, комбинаций, обнаружитель, сигналов

...триггер с в едццггноесостояние и записывает н счетчик 2код комбинации подагной ц . егоФ э 5информационные входы.Импульс с первого шкода распрелелителя 5 гереписьпает елггцггноговыхода второго триггера 6третий трпг ер 7 код "1", который, поступая ца первые входы первого и второго .ломитон И-НЕ 8 и 9, дает разрешение ца формирование импульсов на их выхоляхКол "0 с нулевого выхода третьего триггера 1 дает разрешение на работу первого триггера 4 и второго регистра 10. Импульсом с выхода первого элемента И-НЕ 8 результат сравнения колов в компараторе заносится в первый триггер 4, а во второй регистр 10 записывается код "1 нИмпульсом с выхода второго элемента И-НЕ 9 осуществляется формироваггие следующей комбинации двоичных сигцалон,...

Номер патента: 1695306

Опубликовано: 30.11.1991

Авторы: Самусев, Шостав

МПК: G06F 11/10

Метки: двоичных, кодов, контролем, односторонних, сдвигов

...сверток по модулю два групп по Кбитов кодов, установленных на входах соответственно 10 и 11 устройства. Например,при установке на входе 10 И=16-разрядногокода 1011000100001110, а на входе 11 -(й - 1)-15-разрядного кода 111001100000001на входе 12 устанавливаются значения сигналов сверток по модулю два групп, например, по К=4 битов 1011, 0001, 0000, 1110кода, установленного на входе 10, соответственно 1,1,0,1, а на входе 13 - значениясигналов свертки по модулю два групп битов 111, 0011, 0000, 0001 кода,установленного на выходе 11 равна соответственно1,0,0,1,Для выполнения сдвига на входе 14 устанавливается двоичный код (М) величинысдвига, кратной значению К=4, напримерМ=2=(10)2, а на входе 15 - двоичный код авеличины сдвига в...

Номер патента: 1702385

Опубликовано: 30.12.1991

Авторы: Айдемиров, Бодин

МПК: G06F 17/16

Метки: векторов, двоичных, сжатия

...импульса, Если младший раз ряд регистра 1 равен "1", то тактовый импульс через элемент И 2 подается на тактовый вход регистра 4, Та как на послеровательный информационный вход регистра 4 подается "1", то в результате срвига по перернему Фронту тактового импульса в регистре 4 количество единиц увеличивается, Если младший разряд регистра 1 равен 0", то тактовый импульс на вход регистра 4 не поступает, Таким образом, при подаче на вход 5 Н импульсов в регистре 4 окажется двоичный вектор с таким же количеством единиц, как и во входном векторе, но расположенных ниже всех нулей, Сжатие осуществляется за Н тактов,Для увеличения производительности устройства за счет исключения1702385 Чистоборокова ставитель хред Л,Се Корректор Л,П Редакто...

Номер патента: 1709305

Опубликовано: 30.01.1992

Авторы: Арбенин, Виницкий, Китайцев

МПК: G06F 7/58

Метки: генератор, двоичных, псевдослучайных«, равномерно, распределенных, цифр

...периодам импульсов, поступающих с выхода генератора 1 тактовых импульсов. С приходом очередного тактового импульса изменяется на единицу содержимое и разрядов двоичного счетчика, что приводит к изменению адреса ячейки блока 3 памяти. От цикла к циклу код на адресных входах блока 3 последовательно нарастает, Процесс продолжается до заполнения счетчика 2, а затем повторяется; По всей сути регистр 4 сдвига, блок 3 памяти и дополнительный регистр 6 сдвига в совокупности с первым сумматором 5 по модулю два образуют генератор псевдослучайных последовательностей на регистре сдвига с линейной обратной связью, причем общая длина такого регистра равна в данном случае 2 л+8 и может быть выбрана очень большой. Генерируемые двоичные цифры снимаются в...

Номер патента: 1709550

Опубликовано: 30.01.1992

Авторы: Загнетов, Истомин, Ложкин

МПК: H04L 27/00

Метки: двоичных, приема, сигналов

...- выбор опорных сигналов, участвующих в обработке принятых сигналов, в зависимости от состояний (открыт, закрыт) каналов и, следовательно, в зависимости от формы межсимвольной помехи.Это достигается следующим образом, Варианты опорных сигналов для всех возможных состояний каналов выравнивателя записаны в ПЗУ Формирователя 13 опорных сигналов, Считывание опорных сигналов из ПЗУ осуществляется Формированием на входе ПЗУ адресов опорных сигналов, Каждому варианту опорного сигнала соответствует свой адресный сигнал, фор-. мируемый блоком 7 управления на основе состояний (открыт, закрыт) каналов устройства, Таким образом, выбор опорных сигналов зависит от состояний каналов и, следовательно, от аида межсимвольной помехи.На первые...

Номер патента: 1711152

Опубликовано: 07.02.1992

Авторы: Дрозд, Карпенко, Лацин, Минченко, Полин

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...разряды (начиная с первого, младшего) множимого и множителя соответственно. Причем вслед за разрядами первой пары сомножителей безпаузы аналогично поступают разряды последующих пар сомножителей, образуя их непрерывный поток.Под действием синхроимпульсов СИ 2 поступающих на вход сдвига регистра 3 множимого, разряды множимого продвигаются в каждом такте в регистре 3 множимо.го на одну позицию в сторону старших разрядов, Разряды множителя вдвигаются в регистр 4 множителя через триггер 1, в который разряды записываются по синхросигналам СИ 2, а в регистр 4 множителя вдвигаются по инверсным синхросигналам СИ 2 с задержкой на полтакта (фиг.2), на одну позицию в сторону младших разрядов регистра 4 множителя, 35 40 складывает их с учетом...