Патенты с меткой «двоичных»

Номер патента: 734672

Опубликовано: 15.05.1980

Авторы: Денисенко, Иванов

МПК: G06F 7/04

Метки: двоичных, оптоэлектронное, сравнения, чисел

...ячейку, оптически связаны со старшими разрядами регистровсравниваемых чисел. Оптическая связьмежду фотоприемниками и светоциоцамиосуществляется с помощью световодов6. Лазерные светодиоды 3, 7, 8 соединены с фотоприемниками 9, 10, 11,входящими в ячейки более младших разрядов, Таким же образом оптически связаны фотоприемники 12, 13, 14 и светодиоды 4, 15, 16. Оптическая связьмежду фотоприемниками и светодиодамиможет быть осуществлена непосредственно, без помощи световодов, Выходысхемы образуют фоконы 1 7 и 1 8, которые своей широкой частью оптическисвязаны со светодиодами 3, 7, 8, 19и 4, 15, 16, 20 соответственно,Схема работает следующим образом,Разность потенциалов между общейточкой 5 и шиной нулевого потенциала21...

Номер патента: 734674

Опубликовано: 15.05.1980

Авторы: Апарин, Кулешов, Хациревич

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...выход каждого -го поразрядного узла сравнения подключен к входуустановки в нулевое состояние триггера(+1)-го разряда первого регистра ик входу установки в единичное состояниетриггера (+1)-го разряда второго регистра, выходы -го порзрдого узласравнения соединены с входами элементаИЛИЕ.,Каждый поразрядный узел сравнениягодержит два элемента И, причем первыйи второй входы первого элемента И соединены с первым и четвертым входамипоразрядного узла сравнения, а выходпервого элемента И подключен и. ирвомувыходу поразрядного узла сравнения,первый и второй входы второго элемента 35И соединены с вторым и третьим входами поразрядного узла сравнения, выходвторого элемента И подключен к второмувыходу поразрядного узла сравнения,третьи...

Номер патента: 741260

Опубликовано: 15.06.1980

Автор: Омельченко

МПК: G06F 5/02

Метки: двоично-десятичной, двоично-десятичные, двоичную, двоичных, дроби, дробь, правильной, целых, чисел

...исходной дроби (или промежуточных результатов) в сторону старших разрядов (производится умножение на 2) и выделении целой части, представляющей собой искомую двоичную дробь, начинающуюся со старшего разряда. При этом те тетрады, кото 741260рые до сдвига больше или равны пяти,корректируются прибавлением кода 0011.Работа в этом режиме заключаетсяв следующем,Сигналом, поступающим по управляющей шине 1 запускается блок 2 5управления, вырабатывающий потенциюдесятичного преобразования и такты,необходимые для коррекции и сдвигаисходной информации (промежуточныхрезультатов), Одновременно по шинам10 десятичной информации записываетсяисходная двоично-десятичная дробь втетрады 8 сдвигающего регистра б,Приэтом тетрады 8 и одноразрядные сумматоры...

Номер патента: 742910

Опубликовано: 25.06.1980

Авторы: Главинская, Карачун, Кущ, Романкевич

МПК: G06F 1/02

Метки: генератор, двоичных, последовательностей, псевдослучайных«

...ны примере для числе разрядов й. - 4. Процесс формирования кодовых комбинаций в регистре 1 при наличии единичного сигныде ны шине 20 протекает следующим образом, Например, в денном такте в регистре датчике 7 ныходится код 0110, а в предыдущем такте ны регистре 1 формируется ксдовыя комбинация 1100. В этом случае нулевым сигналом с нулевых выходов второго и третьего разрядов дытчиков 7 закрыты элементы 9 И в соответствующих рызрядык, поэтому тыкто вые сигналы 10 не проходят ны входы 8 триггеров 2 во втором и третьем рызрядах, и зти триггеры сокрыняют свое состояние независимо от того, какие сигнылы поступают ны входы 5.Единичный сигнал с единичного выходы триггеры 2 первого разряда проходит посцедовытепьно через элементы 3 И, 4...

Номер патента: 743211

Опубликовано: 25.06.1980

Автор: Красковский

МПК: H04B 3/02

Метки: двоичных, регенератор, сигналов

...Для того, чтобы при записи в блок1 элементов ошибок не происходило,фаза сигнала записи должна повторятьфазовые качания входного сигнала,т,е. в соотвежствии с фазой входного2 О сигнала должна изменяться фаза управляющих импульсов выхода распределителя 15,При отсутствии качаний сигнала навходе регенератора фазовое положение5 4 ефлуктуирующих границ пОсылОк соответствует середине тактового периодаимпульсной последовательности с выхода распределителя 15. Реальные шумовые флуктуации границ посылок обычноневелики и в основном находятся впромежутке от +1/4 С (где Ч:- длительность неискаженной элементарнойпосылки),Качания фазы входного сигнала приводят к тому, что, начиная с некоторрЗ 5 го момента времени фаза границы эле-.ментарной посылки...

Номер патента: 743217

Опубликовано: 25.06.1980

Авторы: Вертлиб, Гордон

МПК: H04L 7/02

Метки: двоичных, каналах, постоянными, преобладаниями, сигналов, синхронизации

...4 эквивалентно делениюзаписанного в счетчике двоичногочисла на два с точностью до единицымладшего разряда. Если остаток ХТ/2(Фиг.26), то последний разряд счетчика 20 в момент окончания положи 5 тельной посылки находится в состоянии 0 и на оба входа ключа 12поступают высокие уровни, через элемент 8 ИЛИ высоким уровнем открыва,ется элемент 1 б И-НЕ, пропуская им О пульс заднего фронтаположительнойпосылки от формирователя 5 на входтриггера 17, который устанавливаетсяв состаянив 1. Этим же фронтомтриггер 18 устанавливается в сос таяние 1 ф. В этом случае первыйимпульс заполнения счетчика 20 переводит триггер 17 в состояние 0,Формируя выходной импульс управленияна Фазовый дискриминатор 3. Этот Щ нроцесс осуществляется следующим образом,...

Номер патента: 744529

Опубликовано: 30.06.1980

Авторы: Карачун, Романкевич, Соловей

МПК: G06F 1/02

Метки: генератор, двоичных, последовательностей, псевдослучайных«

...каналы 3 объединены в группы (на фиг. 2 показан пример объединения в группы информационных входов для мультиплексора, имеющего 8 входов), Выход каждого разряда задающего регистра 5 связан с какой-либо группой входных каналов 3 одного из мультиплексоров 2, Выходы генератора соединены с адресными входами 4.1, 4.2, , 4,т, так, что к т различным выходам генератора 1 подключены т адресных входов 4,1, 4.2 4,т каждого мультиплексора 2.Предлагаемый генератор работает следующим образом.С помощью псевдослучайных кодов, формируемых в любых т разрядах генератора 1 и подаваемых на адресные входы 4 мультиплексора 2, в каждый момент времени выбирается с вероятностью /я" какой-либо один из Й адресов входных каналов 3 мультиплексора 2. Если удерживать...

Номер патента: 744553

Опубликовано: 30.06.1980

Автор: Тимофеев

МПК: G06F 7/02

Метки: двоичных, сравнения, чисел

...импульс,поступающий на вход триггера 9, который изменяет свое состояние.Возможны три случая.При М 1Н 2 схема 4 сравнения не . 55Фиксирует равенства чисел в счетчиках 1 и 3, состояние триггеров 9 и10 не изменяется. Разрешающий потенциал иа первом выходе дешифратора 11.Импульс .сброс с шины 14 переписывает значение кода из счетчика 1в счетчик 3 через группу элементов И6. и, пройдя через элемент 13 задержки,устанавливает в нулевое состояниесчетчик 1 и триггеры 9 и 10 (состоявие счетчика 2 не изменяется). При И = И 1 схема 4 сравнения Фиксирует равенство чисел в счетчиках 1 и 3, триггер 9 устанавливается е состояние 1, Разрешающий потенциал появляется на втором выходе дешифратора 11. Разрешение снимается со вторых выходов группы...

Номер патента: 744554

Опубликовано: 30.06.1980

Авторы: Дульцев, Миронова, Мохнобров, Фролов

МПК: G06F 7/04

Метки: двоичных, допусками, сравнения, чисел

...величины и нижнего допуска на выходе схемы 3 сравненпя появляется сигнал, устанавливающий триггер 11 в единичное состояние. В результате сигнал с выхода 15 снимается, а на выходе 16 (указывающем, что контролируемая величина находится в поле допуска) появляется,5 10 15 20 25 зо 35 40 45 50 55 60 б 5 Управляющий сигнал с выхода триггера11 переключается с первого входа блока 2 памяти на второй, одновременно поступая на вход блока 20 памяти и на вход элемента И 22 и через элемент ИЛИ 18 на вход элемента И 7. По этому сигналу на выходе блока 2 памяти установится код верхнего допуска, на выходе блока 20 памяти - код допустимого интервала, а элементы И 7 и 22 откроются. С этого момента с выхода схемы 3 сравнения через бткрытый...

Номер патента: 746502

Опубликовано: 05.07.1980

Автор: Рабинович

МПК: G06F 7/04

Метки: двоичных, разрядных, сравнения, чисел

...равнозначности, сигналы"яа ВЙХодекоторЫх ПоЯнятся"в случае,если (У- Х) О =, 1, где Х- К-й раз 1ряд 1"го числа, Ц - выходной сигнал 1-го Д-триггера, образованный после окончания (К) -го такта, гдК=1,2 ,иСледовательно, при поиске максимального числа, т,е, когда 1, напервом такте сравнения образуется5сигнал логической1на выходетех элементов равнозначности, гдех = 1, Элемент ИЛИ 3 выявляет естьлй среди поступивших сигналов хотябы ОДин еДиничный 4 ОчевиДнО числОне может быть максимальным и подлеч- жит исключению из дальнейшего анализа, если среди поступивших значенийстаршего разряда всех чисел есть хотя бы одна единица, а н старшем разряде данного числа нуль,15 Если ныходной сигнал элемента ИЛИ3 (Рк) равен единице, то тот...

Номер патента: 746505

Опубликовано: 05.07.1980

Автор: Примиский

МПК: G06F 7/38

Метки: возведения, двоичных, степень, третью, чисел

...2 сравнения, элемент И 3, генератор 4 импульсов, двоичный счетчик 5, сумматоры 6-7, груп пы элементов И,8-10, элементы 11-12задержки,Устройство работает следующим образом,В начальном состоянии двоичныйсчетчик 5, сумматоры 6-7 установленын 0, Йа вход 1 подается нулевойкод, схема 2 сравнения фиксирует равенство сравниваемых кодов (входногои кода с сумматора 7) и выдает на выход сигнал 10 ф, закрынающий элемент И 3 по первому входу, Как только на вход 1 поступает параллельныйкод Ь) иэ которого неоходимо извлечькорень третьей степени, схема сравнения зафиксирует неравенство кодов йи нулевого кода, записанного н сумматоре 7, и выдает на свой выход сигнал 1, Этот сигнал откроет элемент И 3, через который начнут про"ходить импульсы от...

Номер патента: 748136

Опубликовано: 15.07.1980

Авторы: Белов, Кленов, Неуструев, Шадрова

МПК: G01D 7/08

Метки: двоичных, кодовых, комбинаций, отображения

...высокого логического уровня сигнала,и индицируется высокий уровень сигнала.При поступлении на вход запоминающего устройства 1 сигналов чередующихся уровней происходит поочередное включение усилителей 2 с индикаторными элементами индикации высокого логического уровня сигнала и усилителей 3 с индикаторными элементами индикации низкого логического уровня сигнала,и соответственно индицируются высокий и низкий уровни сигнала.Одновременно на входы элементов равнозначности 4 поступают сигналы раз ых уровней, снимаемых с предыдущего выходаи с последующего выхода 0 запоминающего устройства 1.Работа элемента равнозначности 4 описывается таблицей истинности:Вход 1Вход 2ВыходО О 1Снимаемый низкий логический уровень сигнала с выхода элемента...

Номер патента: 748394

Опубликовано: 15.07.1980

Авторы: Карачун, Королев, Романкевич

МПК: G06F 1/02

Метки: генератор, двоичных, последовательностей, псевдослучайных«, разрядный

...блока15 нулевые сигналы, процесс формированиякодовых комбинаций в. регистре 1 происходит следующимобразом. В тех разрядахрегистра кода 1, которым соответствуютединичные состояния разрядов датчика 9, будут закрыты запрещающим сигналом с соответствующих выходов датчика 9 элементы И 10.; Поэтому тактовые сигналы не пройдут на входы 12 триггеров 2 в соответ ствующих разрядах регистра 1 и эти триггеры 2 сохраняют свое состояние, В тех разрядах регистра 1, которым соответствуют нулевые состояния разрядов датчика 9, сигналы с выходов триггеров 2 проходят через элементы И 3, ИЛИ 4, И 5, ИЛИ 6 и либо поступают в следующий разряд регистра 1 ( "нуль" в соответствующем разряде датчика 9), либо проходят через элемент И 8 дальше по регистру 1("...

Номер патента: 748408

Опубликовано: 15.07.1980

Авторы: Любинский, Янковский

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...на одном из выходов этих эле-1 Оментов в зависимости от того, какой изних будет открьгг сигналом, выдаваемымдешифратором 30, появится сигнал, обеспечивающий в каждом цикле сравненияработу устройства сравнения модулей. цешифратор знаков 30 дешифрирует сигналы,поступающие с триггеров 24, 25 и с шинуправления 33, 34,При выборе наибольшего числа, еслисравниваются положительные числа, тодешифратор знаков вырабатывает сигнал,который поступает на элемент И 17,Устройство для сравнения двоичных чисел, содержащее регистр, накапливающий сумматор, группы элементов И, элементы ИЛИ, элементы И, триггеры, элементы задержки, дешифратор, причем шина начвпьной установки соединена со входом установки в нулевое состояние первого триггера и с первыми...

Номер патента: 748410

Опубликовано: 15.07.1980

Авторы: Белецкий, Гузенко, Евдокимов, Стасюк

МПК: G06F 7/39

Метки: двоичных, деления, чисел

...третьего сумматора 7 . Третьи одноименные входы одноразрядных сумматоров 47,52 младших разрядов сумматоров 6 и 7 подключены к (0+2) и (Н) ьходам 12, 13 делимого соответственно. 30Работу предлагаемого устройства поясним на примере определения частного .делимого Ъ и делителя О, предварительно представленных в разрядной форме в виде следующей зависимости; 35 1 где Ь - разрядный вектор, определяемый0+1)на основании зависимости вида6+1)б) ,) (4)Я")- величина, принимающая значения) 2 Ь") о (5)ю ЯИ- модули ве въ 6) " Иэ выражения (1) очевидно, что при ;1 = 1 Ъ " =Ь Я) =2 . Знак частного при этом положителен, если знаки делимого и делителя одинаковы, и отрицателен в противном случае, Поскольку положительный и отрицательный знаки делимого и...

Номер патента: 748411

Опубликовано: 15.07.1980

Авторы: Волковыский, Попов

МПК: G06F 7/39

Метки: двоичных, умножения, чисел

...+ВС.Данное устройство позволяет существенно сократить время выполнения,1 многократных умножений по сравнению с прототипом. 50 О О О О О О 1 1 1 3 74841Целью изобретения является повышение быстродействия устройства при выполнении многократных умножений.Для достижения этой цели в устройство введены дополнительный регистр множите 5 ля и преобразователь кодов, причем выходы старших разрядов регистра множителл 3 и дополнительного регистра множителя соединены со входами преобразователя кодов, выход преобразователя кодов соединен с 10 управляющим входом блока формирования частичных произведений, входы регистра множителя и дополнительного регистра множителя соединены с выходами регистров поразрядных сумм и поразрядных переносов...

Номер патента: 748412

Опубликовано: 15.07.1980

Авторы: Волковыский, Попов, Совкова

МПК: G06F 7/39

Метки: двоичных, умножения, чисел

...разрядов множителя. Висходном состоянии в регистре 1 записаномножимое, в регистрах 6 и 7 две компененты (двухрядный код) множителя, регистры 4 и 5 - в нулевом состоянии. Младшие разряды двухрядного кода множителяподаются с регистров 6 и 7 на входысумматора 8, где производится их суммирование,Сумма с выкода сумматора 8 поступает на управляющий вход блока формирования частичных произведений 2, а переносиз старшего разряда сумматора 8 поступает на узел задержки 9, где задерживается на один такт и добавляется к млЖшему разряду сумматора 8, Блок формирования частичных произведений 2 формирует частичные произведения, равные нулю,множимому 5, удвоенному множимомуили инверсному коду множимого (последние два значения возможны только...

Номер патента: 748865

Опубликовано: 15.07.1980

Автор: Орлов

МПК: H03K 13/20

Метки: взаимоисключающих, двоичных, импульсные, кода, сигналов, сигналы, широтно-модулированные

...11 ель изобретения - повышение цалежности преобразователя,74 8865 6 Формул а изоб рв тения Составитель А. Воителе Макаревич Техред М. Петко КоРедактор р Е. Па 84/22 - Тираж 995 П ЦНИИПИ Государственного комитета по делам изобретений и открытий 113035, Москва, Ж, Раушская Зак одпис бд. 4/ вл ППП Патент, г. Ужгород, ул. Проект 5гдв ч" - период импульсов генератораимпульсов, а члены 2 1, 2" , ,2 +", 2" берутся со знаками "+, если,перед соответствующими аргументамиХпХ, , Х,+, Хк, в функции (1) производится операция коньюнкции( ), и со знаком ф-ф, : если перед соответствующим аргументом в функции (1)производится операция дизьюнкции (+).Таким образом, предлагаемый преобра озователь, содержащий выходной логический блок, выполненный иэ...

Номер патента: 752306

Опубликовано: 30.07.1980

Авторы: Кузнецов, Песошин

МПК: G06F 1/02

Метки: датчик, двоичных, равновероятных, символов

...вследствие влияния внутренних шумов являются случайнымивеличинами. Они определяют случайность значений периода. следования и длительности им.пульсов, а также случайность присутствия сигнала "1" в данном периоде импульсной последовательности генератора 1. Вероятностью появления сигнала "1" можно управлять напряжением, снимаемым с выхода суммирующегоинтегратора 2 и подаваемым через согласующийэлемент 3 на расширяющий вход одного изэлементов 7 илн 8 Это воздействие оказываетвлияние на режим работы активных компонентов, например на степень насыщения транзис.торов, логического элемента, что в свою очередь влияет на величину математического ожифлуктуирующего времени задержки 55логического элемента, при допустимом изменении его...

Номер патента: 752308

Опубликовано: 30.07.1980

Авторы: Кузнецов, Песошин

МПК: G06F 1/02

Метки: генератор, двоичных, символов, случайных

...НЕ, а выход каждого регулируемого делителя напря. жения подключен к соответствующему входу дополнительного элемента ИЛИ - НЕ (где-ь).Блок-схема генератора приведена на чертеже.752308 Генератор случайных двоичных символовсодержит генератор 1 тактовых импульсов,д элементов 2 ИЛИ - НЕ с и входами, выходы которых являются выходами 4 генератора, д регулируемых делителей 3 напряжения.Вход 5 всех делителей 3 може быть подключен либо к дополнительному источнику напря.жеиия, либо к выходу генератора 1,Логические элементы 2 со своими взаимными 1 О связями образуют многоустойчивый триггер.При действии на выходе генератора 1 сигнала многоустойчивый триггер находится в транзитном состоянии, на всех его выходах сформируются сигналы О. При появлении 0...

Номер патента: 752326

Опубликовано: 30.07.1980

Автор: Горшков

МПК: G06F 7/02

Метки: выделения, двоичных, разрядных, чисел, экстремального

...Кодэкстремального числа формируется на выходах 13, а код номеров регистров, содержащих экстремальное число на вьасодах 14,Устройство работает следующим образом,В исходном состоянии в триггеры 1регистров записаны двоичные числа, атриггеры 84, 8 8 П находятся в нулевомсостоянииСовокупность сравниваемыхчисел задается путем установки соответствующих триггеров 8 в единичноесостояние. При подаче на вход 12 управления единичного уровня производитсяпоразрядный анализ сравниваемых чисел,Если в первом разряде чисел имеетсяи 0" и "1", то через элементы 3 и 4 Иузлов анализа 1 на группу элементов10 и 6 ИЛИ поступают единичные сигналы. На выходе элемента 9-И-НЕ будетсформирован нулевой сигнал, которым закрывается элемент 111 И. Через элементы 5 И...

Номер патента: 752327

Опубликовано: 30.07.1980

Авторы: Попов, Рубанов, Свищ

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...на неподвижныеотражатели 5 и многопозиционный отражатель 6 опроса. 15"Исходное" состояние многопозиционного отражателя 6 таково, что световойлуч контроля от источника 8 света не поступает на информационные оптическиевходы блока 9 определения разрядов несовпадения и не обрабатываются.При записи в регистры 1 и 2 двоичныхчисел, на управляющие входы нечетныхдвухпозиционных отражателей 4 с регистра 1 поступают сигналы, соответствующие 25значениям двоичных разрядов одного числаА, а на управляющие входы четных двухпозиционных отражателей 4 с регистра 2 поступают сигналы, соответствующие значениям двоичных разрядов другого числа В, 0Лвухпозиционные отражатели 4 двоичныхразрядов одинакового порядка, в зависимости от значения поступающих...

Номер патента: 752328

Опубликовано: 30.07.1980

Авторы: Казаков, Капусенко, Тананай

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...И-НЕ,переключатель 13.Устройство работает следующим образом.Импульсом начальной установки нулевого уровня, поступающим по шине 1,триггеры 2,3 и 4 устанавливаются в нулевое состояние. Устройство подготовлено 1к работе,28 4В зависимости от положения переключателей 5 и 6 реализуются следующие режимы: сравнение чисел в двоичных кодах - переключатели 5 и 6 соединены с шинами 9 и 10 синхронизации и входны ми шинами 7 и 8; сравнение чисел в кодах Грея - переключатели 5 и 6 соежнены со входными шинами 7 и 8 и инверсными выходами 2 -триггеров 3 и 4;, сравнение чисел в двоичном коде и коде Грея - переключатель 5 соединен с шиной 9 синхронизации и входной шиной 7, переключатель 6 - с входной шиной 8 и инверсным выходом 2 -триггера 4, или...

Номер патента: 758533

Опубликовано: 23.08.1980

Автор: Падкин

МПК: H04B 3/00

Метки: двоичных, импульсная, передачи, сигналов

...(Фиг. Зэ) в реги.стре 3 записываются следующие биты информации. На первом такте сохраняется "нуль" от предыдущего состояниядвоичного сигнала. На втором тактевременной диаграммы в регистр 3 поинформационному входу записывается"единица", соответствующая фактическому состоянию двоичного сигнала после Формирования ЗММ. Третий и четвертый биты несут информацию о номеревременного интервала, в котором былЗММ. Пятый и шестой биты соответствуют состоянию сигнала, который продолжает поступать на информационныйвход регистра 3. В момент времени между шестым н седьмым тактами отисточника 1 поступает сигнал логического "нуля", причем ЗММ поступает втретьем (в данном конкретном случае) временном интервале. В регистр 3 записывается "нуль" на седьмом...

Номер патента: 763890

Опубликовано: 15.09.1980

Авторы: Кондратик, Матенчук

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...И 7 или 8 будет записано в свободный регистр 1 или 2.При поступлении следующего импульсана шину управления 17 в зависимостиот результата сравнения имеющийсяединичный сигнал на выходе схемысравнения 3 установит триггер 4 в4 остояние, при котором его выходдаст разрешающий единичный сигналчерез элемент И 7 или 8 на записьпоследующего числа в тот триггер, вкотором было записано меньшее число, бОа сигнал, поступающий на вход триггера 4 через шину сброса этого регистра, сотрет записанное в него число. Также разрешающий единичный сигнал с выхода триггера 4 через груп пу элементов И 131 -1 3 или 14 -14,и группу элементов ИЛИ 15, -15 соединит выходы разрядов регистра, вкотором записано большее число, свыходом 20, -20 устройства. При поступлении...

Номер патента: 765801

Опубликовано: 23.09.1980

Авторы: Кононович, Май

МПК: G06F 7/38

Метки: двоичных, логарифмов, п-разрядных, потенцирования, чисел

...выходы коммутаторов проходит информация со вторых информационных входов, т.е, на выхо-. дах коммутаторов появляется выходнойкод второго яруса коммутаторов, сдвинутый на 1 разряд в сторону младших.В результате этих операций выходнойкод третьего яруса соответствует входному Коду первого яруса, сдвинутомув сторону младших разрядов на количество разрядов, определяемое сигналом,поступающим на входы управления коммутаторов, т.е. характеристикой. Информация на выходах с первого по восьмой 10 коммутаторов третьей группы представляет собой с первого по восьмойразряды двоичного числа, логарифмкоторого подавался на вход устройствапотенцирования.15 Работа устройства поясняется наследукщих примерах.П р и м е р 1. 1 О 1 0 1 1 1 0 - входной код...

Номер патента: 766033

Опубликовано: 23.09.1980

Автор: Панченко

МПК: H04L 25/40

Метки: двоичных, передачи, приема, разнополярных, сигналов

...задержкойна половину тактового интервала на входэлемента ИЛИ 9, другой вход которогосоединен непосредственно с выходомвторого элемента 7 Запрет".Импульсы положительной полярности, сформированные соответственно в первой половине тактового интервала в моменты несовпадения единичных символов и во второй половине тактового интервала в моменты совпадения единичных символов, поступают с выхода элемента ИЛИ 9 на соответствующий вход смесителя 11.Для того чтобы в моменты несовпадения единичных символов обеспечить формирование на выходе устройства импульсов отрицательной полярности, соответствующих поступлению на соответствущий вход устройства отрицательных импульсов, импульсы положительной полярности поступают с выхода первого элемента 6...

Номер патента: 767744

Опубликовано: 30.09.1980

Авторы: Маргелов, Суворова

МПК: G06F 1/02

Метки: двоичных, имитатор, кодов, ошибок, параметров

...ошибок двоичных кодов параметров работает следующим образом.По сигналу от блока синхронизации 1 в преобразователе 5 осуществляется считывание из источника случайных величин на специальный приемный регистр кода случайного числа, а в преобразователе 6 - считывание на свой приемный регистр кода максимальной ошибки Ьхи,с параметра, который может быть задан вручную или от ЦВМ.Двоичный код случайного числа характеризует собой случайные числа в диапазоне значений от О до 1, т. е. диапазон значений случайного числа от О до 1 выражается множеством двоичных чисел ЧО, 1, 22 , где ив разрядность кода случайного числа, С помощью дешифратора и элементов ИЛИ диапазон двоичных чисел кода случайного , числа разбивается в...

Номер патента: 767755

Опубликовано: 30.09.1980

Авторы: Котов, Эглитис

МПК: G06F 7/38

Метки: двоичных, логарифмирования, чисел

...вторым входом третьего триггера и с третьим выходом блока управления, пер- вый вход которого соединен со вторым входом первого триггера,На чертеже представлена функциональ-ная схема предложенного устройства.Оно содержит генератор 1 импульсов, первый 2, второй 3, третий 4 регистры, первый 5; второй б, третий 7, четвер тый 8 счетчики, управляемый делитель 9, реверсивный счетчик 10, первый 11, второй 12, третий 13 элементы И, элемент 2 ИИЛИ 14, ключ 15, блок 16 управления, вхоц 17 пуска устройства. На втором этапе преобразования поддействием сигнала на выходе 21 блокауправления производится досчет содержи 35мого счетчика 8 до его переполненияимпульсами, следующими с частотойР/К,. где К - емкость счетчика 5. Обокончании второго...

Номер патента: 769541

Опубликовано: 07.10.1980

Авторы: Адамия, Асатиани, Кублашвили, Мирианашвили, Смородинова, Чачанидзе

МПК: G06F 7/52

Метки: двоичных, кодов, п-разрядных, последовательных, умножения

...И 20; логические уровни 72, 73 соответственно на выходах сумматоров 16 и 21; логические уровни 74 на выходе элемента И 23; логические уровни 75,на выходе с, мматора 22; логические уровни 76 на единичном выходе Й 5-триггера 25; логические уровни 77,на шине 26 произведения.Устройсвзо работает следующим образом. Подача множимого по шине 5 и множителя по шине 11 на устройство для умножения последовательных и-разрядных двоичных кодов осуществляется с К (и+1)+1 такта по (К+1) (и+1) - 1-й такт, где К=0,1,2 К, а каждый (К+1) (и+1)-й такт является промежуточным между подачами пар множимого и множителя (см. эпюры 29 и 30 на фиг. 2). Снятие произведения с шины 26 осуществляется с К(п+ + 1) + л такта по (К+ 2) (и+ 1) - 3-й такт, а каждый (К+1)...