Патенты с меткой «двоичных»

Номер патента: 943739

Опубликовано: 15.07.1982

Автор: Фет

МПК: G06F 17/16

Метки: векторов, двоичных, сжатия

...является низкое быстродействие, обусловленноенепрерывным характером передачи информации,Цель изобретения - увеличение быстродействия.Поставленная цель достигается тем,что в устройство для сжатия двоичных векторов, выполненое в виде матрицы запоминающих ячеек, содержащей,Ф строк и 20й столбцов, (Щм П ), причем каждая ячейка содержит два элемента И, элементИЛИ и. два элемента НЕ, вход первогоэлемента НЕ соединен с первым информа 2ционным входом ячейки и первым входом первого элемента И, выход первого элемента НЕ соединен с первым входом второго элемента И, второй вход которого соединен со вторым информационным входом ячейки, в каждую ячейку введен триггер, выход которого соединен с информационным выходом ячейки, установочный вход...

Номер патента: 944129

Опубликовано: 15.07.1982

Авторы: Вельт, Гольдберг, Краснов, Песин

МПК: H04L 1/08

Метки: двоичных, декодирования, кодов, повторении, сообщений, трехкратном

...правила декодирования устройством для декодирования.Поставленная цель ц.остигается тем,что в устройство цля декодирования двоичных кодов при трехкрать:ом повторениисообщений, содержащее элемент ИЛИ,счетчик символов, первыЦ второй и третий элементы И, причем выходы первого,второго и третьего элементов И соединены соответственно с первым, вторым итретьим входами элемента ИЛИ, выходкоторого является выходом устройства,информационный вход устройства соединенсо счетным входом счетчи,са символов,введен регистр, причем входы регистраявляются управляющими входами устройства, первый и второй выходы регистрасоединены соответственно: первыми входами первого и второго элементов И, выход младшего разряда счетчика символовсоединен с вторым входом...

Номер патента: 945988

Опубликовано: 23.07.1982

Автор: Пырков

МПК: H03M 13/43

Метки: двоичных, декодирования, кодов, мажоритарного

...элемента И 8 соединен с управляющей шиной 13, а разрядные выходы сдвигового регистра 7 - с: группой выходных шин 14, элементИЛИ 16, входы которого соединены с выходами элементов И 6 и 16, а выход подключен к входу сдвигового регистра 11, входы элемента И 16 соединены с управляющей шиной 17 и выходной шиной 10, а первый вход элемента:18 неравнозначности подключен к выходу элемента И 1, 55 второй вход - к выходу элемента И 8, а выход соединен с входом сдвигового Регистра 7 и выходной шиной 19. 8 4Устройство для мажоритарного декодированиядвоичных кодов работает следующим образом.Входной сигнал представляет собой трехкратно повторенную двоичную последовательность Х. Перед приемом кодо- граммы все разряды сдвиговых регистров 7 и 11...

Номер патента: 947854

Опубликовано: 30.07.1982

Авторы: Кишиневский, Леонов

МПК: G06F 7/04

Метки: двоичных, двух, п-разрядных, сравнения, чисел

...представлена блок-схема устройстна для сравнения п-разрядных двоичных чисел; на фиг.2 - схема ячейки сравнения.Устройство содержит группы ячеек( ПЧ1 1 1сравнения, выходную ячейку 2 сравйения, Каждая ячейка сравнения групп и выходная ячейка .сравнения содержат элементы И-НЕ З-б. 65АсВ А=В Устройство неисправно Таблица 2г Результат с 1 и А ) В АВ Устройство неисправно А = В Поставленная цель достигается тем, что в устройстве сравнения двух п-разрядных двоичных чисел, содержащем группы ячеек сравнения, выходную ячейку сраннения, причем входные шины каждого 1-го разряда, где 1 = 5 1п, первого числа соединены с первым и вторым входами 1-й ячейки.сравнения первой группы, а входные шины каждого 1-го разряда второго числа подключены к третьему...

Номер патента: 951294

Опубликовано: 15.08.1982

Авторы: Агеев, Любинский

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...группы элементов И 4 - .7, группы элементов ИЛИ 8 и 9, элемент ИЛИ - НЕ 10, элементы задержки 11 - 13, вход запуска устройства 14, информационные входы устройства 15 - 17, выходые шины устройства 18-20, элементы ИЛИ 21 и 22, триггеры 23 и 24, дешифраторы 25 и 26, группу элементов И 27, входы дешифраторов 28 - 39, дешифраторы содержат элементы И 40-42, элемент ИЛИ 43.Устройство работает .следующим образом.Значения нижнего и верхнего допусков с их знаками по информационным шинам 16 и 17 поступают в накапливающие сумматоры 2 и 25 3, а знаки допусков, кроме того, по этим же шинам записываются в триггеры знаков допусков 23 и 24. Сравниваемые числа по информационным шинамзаписываются в регистр 1, (Числа поступают в параллельном или по- зо...

Номер патента: 951300

Опубликовано: 15.08.1982

Авторы: Ложкин, Мамаев, Яхонтов

МПК: G06F 7/552

Метки: возведения, двоичных, квадрат, разрядных, чисел

...7-11, соединениямежду которыми выполнены точно так 10 же, как и в прототипе и введенных элементов: сумматора 12 и днухвходовых элементов И-НЕ 13-15. Вход переноса дополнительного сумматора12 соединен с выходом переноса це почки сумматоров 7-11, выходы элементов И-НЕ подключены соответственно к входам сумматоров н (п)-ых старших разрядах, причем к входамэлемента И-НЕ, подключенного к сумматору в-го разряда (в=1 п), подключены знаковый и (в 1)-ый разряды входного числа и один из входов сумматора ( и -1) -го разряда 10 подключен к шине информационной единицы.Работу схемы фиг. 2 проиллюстрируем на примере возведения в квадрат отрицательного числа, выраженного дополнительным кодом и имеющего четы ре разряда (помимо знакового).Пусть...

Номер патента: 955039

Опубликовано: 30.08.1982

Авторы: Заморин, Маханов

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...элемента И соединен с первым входом пятого элемента И и информационной шиной блока формирования единиц, первый вход второго элемента И соединен с первым входом шестого элемента И и информа- Ц ионной шиной блока формирования едит И ниц, второй вход первого элемента соединен со вторыми входами второго, пятого и шестого элементов И и информационной шиной блока формирования единиц, первый вход третьего элемента И соединен с первым нходом седь мого элемента И и информационной шиной блока формиронания единиц,первый вход четвертого элемента Исоединен с первым нходом восьмогоэлемента И и информационной шинойбгока формирования единиц, второйвход третьего элемента И соединен совторыми входами четвертого, седьмого и восьмого элементов И и...

Номер патента: 957202

Опубликовано: 07.09.1982

Авторы: Бахметьев, Тощев, Щечкин

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...вход записи сравниваемых чиселустройства соединен с управляющимивходами элементов И первой и второйгрупп, введены алементы И, ИЛИ, НЕ,выходы знаковых разрядов первого и второго регистров соединены с первыми и55Вторыми входами соответственно первогоэлемента ИЛИ и элемента И, выход знакового разряда сумматора подключенчерез элемент НЕ и третьим входам первого элемента ИЛИ и элемента И, выходыдпкоторых соединены со входами второГоэлеменга ИЛИ, выход которого подключенко второму управляющему входу регистраформирования результатов.На чертеже приведена блок-схемепредлагаемого устройства.Усгройство состоит из регистров 1и 2, группы элементов И 3 и 4 сумматора 5, формирования результата 6, элемента 11 Е 7, элемента ИЛИ-НЕ 8, олемента И...

Номер патента: 962922

Опубликовано: 30.09.1982

Авторы: Гурьянов, Козюминский, Мищенко, Семашко

МПК: G06F 7/38

Метки: арифметической, двоично-десятичных, двоичных, логической, разрядных, чисел

...О 1 - Ое иО 9 - О 16 . подаваемых на группы управляющих входов 47 и 48 мультиплексоров 29 и 30 соответственно.Рассмотрим работу устройства на ф .примере выполнения операции 5(АчВ) + (А В) + К, таблица истинности для которой приведена в962922 1 О О 0 О О О О О О О О О а О О О О 0 О Для выполнения .устройством данной математической. операции мультиплексор 29 настраивается на реализа. цию в нем логической функции Р, иэ таблицы истинности при значениях входных сигналов переноса, Р.РО, а мультиплексор 30 - на реализацию логической функции сиг.- нала таблицы истинности при этих же Продолжение табл. 1г значениях входных сигналов переноса Ри РКак следует из схемы мультиплек- Ж сора (фиг.41, для его настройки насоответствуваую логическую...

Номер патента: 964628

Опубликовано: 07.10.1982

Авторы: Будашов, Новичихин, Перенкова, Понедельченко

МПК: G06F 7/02

Метки: двоичных, сравнения, чисел

...с информационного входа через элементы И 6, ИЛИ 7 на вход суммнруюшего счетчика 10. Ключ 8 замкнут таким образом, что шина "Управление" подключена к пер вом входу элемента ИЛИ 9 Переключатель 13 подключен переключающим контактом к инверсному выходу триггера 12, Счетчик 10 находится в нулевом свето.- нии, состояние счетчика 11 и триггера 12 произвольное.Первое число в виде серии импульсов записывается в суммирующий счетчик.Импульсом с шины "Управление" после прохождения первого числа триггер 4 устанавливается в состояние логического фО", и поступление импульсов с информационного входа 1 на вход суммирующего счетчика 10 становится возможным толь-ко по цепи: элемент И 5, элемент ИЛИ 7. В момент записи первого числа возмож,но прохождение...

Номер патента: 964629

Опубликовано: 07.10.1982

Автор: Шраго

МПК: G06F 7/02

Метки: двоичных, сравнения, чисел

..."11" (1011), В поразрядный узел 11 сравнения по входу 5 подается нулевой сигнал, а по входу 61 - единичный, поэтому на прямом выходе элемента 7 равнозначности узла 1 будет нулевой сигнал, а на инверсном - единичный, который подается на вход элемента ИЛИ 145 узла 11, На выходе элемента ИЛИ 145, а значит и на выходе 131 будет также единичный сигнал. По5 . 9646 скольку на входе 5, и на прямом выходе элемента 7 равнозначности будут нулевые сигналы, на входы элемента ИЛИ-НЕ 10 ячейки анализа 8 узла 1 подаются нулевые сигналы, и поэтому на его выходе 5 имеется единичный сигнал. Этот сигнал независимо от состояния алемента ИЛИНЕ 9 ячейки Ф. вызовет появление нулевого сигнала на выходе 13. На входы элемента ИЛИ-НЕ 10 ячейки 8, узла 101 подаются...

Номер патента: 965006

Опубликовано: 07.10.1982

Авторы: Вольфбейн, Каплинская, Луговская, Сараев

МПК: H04L 7/08

Метки: аппаратуры, двоичных, передачи, сигналов, фазирования, циклового

...на вход первого слагаемо-.волом СК на операционном выходе . го сумматора 4,дешифратора 3 по сигналу из блока 2 Сумматор 4, получая такой имкоррекции устанавливается двоичное пульс, увеличивает на единицу двоиччисло,.на единицу большее того, ко- ное число, поступившее на его входторсе было в данном тактовом интер. - второго слагаемого, и результат слевале на выходе блока б памяти. Сле- дующим тактом записывается в ячейкудующим тактом это число записывается блока б памяти. Таким образом осуществ блок б памяти и появится на его25вляется подсчет обнаруженных СК длявыходе через г тактов (г=), где М - каждой группы позиций в цикле в течечисло бит в цикле,- число бит цик- ние п циклов подряд. Подсчет продолла отведенных для СК).ается до тех...

Номер патента: 966690

Опубликовано: 15.10.1982

Автор: Джимшиашвили

МПК: G06F 7/02

Метки: выделения, двоичных, разрядных, чисел, экстремального

....выходах элементов И 2, ИЛИ 3 и ИЛИ бтакже имеется "О". Соответственно на 5выходах элементов. ИСКЛЮЧАЮЩЕЕ ИЛИ 4уровень логического "О".При этом триггер 5 не меняет своего состояния (переключение триггеров 5 происходит при появлении на 60его установочном входе напряжения,соответствующего логической "1"),Перед началом сравнения установоч,ным импульсом с управляющей. шинытриггеры 5 устанавливаются в положе" 65 ние "1", открывая все элементы.И 2по третьему входу.При последовательном появлении на шинах 7 управляющих сигналов, уровень напряжения которых соответствует логической "1", происходит, начиная со старшего разряда, последовательный поразрядный анализ исследуемых чисел. В случае неравенства чисел в анализируемых разрядах происходит...

Номер патента: 966700

Опубликовано: 15.10.1982

Авторы: Ватин, Смирнов, Степанов

МПК: G06F 11/08

Метки: двоичных, единиц, подсчета, числа

...иа схемы) вырабатываются следующие сигналы в зависимости от сигналов на входах. Входы ВыходыР А 1 В 1 А 2 В 2 51 520 0 0 О 0 0 0966700 Сумматор 2 . Сумматор 1 Входы0 1 1 Выходы Входы Выходы 0 1 0 01 0 1 1 00 0 0 1 0 0 0 1 1 О 10 0 10 1 1 1 О 0 1 0 1 Р 1 0 1 1 1 0 0 1 1 1 1 1 1 0 1 .1. 1 0 0 0 Таким образом, на выходах 51 и 52.каждого из сумматоров 2 число единицравно сумме по модулю три числа единиц на входах соответствующего сумматора 1, т.е, О, 1 или 2,(веса выходов 51 и 52 равны 1). Выходы 51,52 сумматоров 2, сгруппированные по фтри, подключены на входы сумматоров3. Выходы 51, Р сумматоров 3 подключены аналогично сумматорам 1 на входы сумматоров 4,Следовательно, на выходах 5.1 и 52 фкаждого из сумматоров 4 число единицравно сумме...

Номер патента: 968806

Опубликовано: 23.10.1982

Авторы: Маргелов, Мельников, Мельникова, Нога

МПК: G06F 7/04

Метки: двоичных, допусками, сравнения, чисел

...1, блокпамяти 2, элемент ИЛИ 3, триггеры 4,5, элемент И 6, информационный вход 7,управляющий вход, 8, выходы 9, 10, 11,на которых формируются сигналы "Меньше", Норма", "Больше", элемент И 12.В. исходном состоянии в блохе памяти2,записаны в дополнительном коде значение минимального допуска ( Хею) и в . 5 фобратном коде значение величины полядопуска (ЬХ = щ 0 х-Хди), По переднему фронту импульса, поступающего навход 8,производится обнуление триггеров4, 5 и счетчика 1, при этом наличие 55сигнала на инверсном выходе триггера 4подготавливает считывание кода Х 1иэ блока памяти в счетчихе 1. По зад 06 4нему фронту импульса производится этосчитывание. Сравниваемый код поступаетс входа 7 на счетный вход счетчика 1,в котором производится...

Номер патента: 976493

Опубликовано: 23.11.1982

Авторы: Корнев, Корчинов, Осис

МПК: H03K 3/84

Метки: генератор, двоичных, последовательностей

...входы блока сравнения кодов подключены к выходам и-разрядного счетчика импульсов.Источники инФормации, принятые во внимание при экспертизе1. Авторское свидетельство СССР И 488200, кл. 6 06 Г 1/02, 1973. 3 97649ни гельного элемента ИЛИ подключен кустановочному входу и-разрядногосчетчика импульсов, а вторые входыблока сравнения кодов соединены свыходами и-разрядного счетчика им- зпульсов.На чертеже приведена Функциональная схема генератора двоичных последовательностей,Генератор двоичных последователь Оностей содержит генератор 1 тактовыхимпульсов, Формирователь 2 короткихимпульсов, элемент 3 задержки, и".разрядный счетчик 4 импульсов, дешийраторы 5-6, ключи 7, элементы ИЛИ 8, 15элементы И 9, элемент ИЛИ 10, переключатель 11, триггер...

Номер патента: 981996

Опубликовано: 15.12.1982

Автор: Нежевенко

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

....двоич- ченные кодй поступают на входы эленых чисел. Берут два флфф-разрядных мента сравнения 29, где определяются двоичных числа и выбирают в качестве . какой из кодов меньше, т.е. какой множителя число с наименьшим количе- из сомножителей будет выбран как мноством единиц или нулей. житель и какой алгоритм будет приме.Если количество единиц в множителе нен. С выхода элемента ИЛИ 31 снима- больше количества нулей, то для пО- ется сигнал преобладания количества лучения произведения берут прямойединиц над количеством нулей в мнокод множимаво, справа от которого , жителе. С прямого выхода 35 элемента приписывается столько нулей, сколькоИЛИ 30 снимается сигнал использоваразрядов содержит множитель, Из полу- ф ния первого сомножителя как...

Номер патента: 983703

Опубликовано: 23.12.1982

Авторы: Дудаш, Корнейчук, Марковский, Сороко, Тарасенко

МПК: G06F 7/04

Метки: двоичных, разрядных, сравнения, чисел

...соединен с входом (К + 1)-го элемента задержки и вторым входом ( К+ 1)- управляющего элемента И, выход (И - 1)-го элемента задеркки соединен с выходом устройства и вторым входом И -го управляющего элемента И, выходы элементов И-НЕ каждогоразряда соединены с входом соответствуюшего разрядного элемента И.На чертеже представлена функциональная схема устройства,Устройство содержит элементы И-НЕ1, блокирующие элементы И 2, регистры 3памяти, разрядные элементы И 4, многовходовые элементы ИЛИ 5, управляющие элементы И 6 элементы 7 заде ркки, вход 8 управления началом работы, выходную шину9 устройства, регистр 10 результата.Перед началом работы в регистры 3памяти заносится ии -разрядных чисел,регистр 10 устанавливается в нуль.Сигнал начала...

Номер патента: 983705

Опубликовано: 23.12.1982

Авторы: Аспидов, Витер, Гурьянов, Козюминский, Мищенко, Терешко

МПК: G06F 7/38

Метки: арифметической, двоичных, логической, чисел

...одноименные разряды операндов А, ВЭ и С . На входы 13 и 14 переноса подаются сигналы переноса Е;и В. из предыдущего разряда. На группы уравляющих входов 11 и 12 подаются сигналы настройки соответственно И 1 - И 8 и И 9 - И 16. С выходов 16 и 17 снимаются сигналыпереноса в следующий разряд Е и Д, а с выхода 15-сигнал результата операцйи В;,5 983705С помощью сигналов И 1 - И 16 устройство может быть настроено на выполнение любой операции типа й = Г 1(А, В, С) + + Р 2(А, В, С) + РЗ(А, В, С). Для этого мультиплексор 1 должен быть настроен с помощью сигналов И 1-И 8 на выполнение логической функции Я я Г 1(А, В, С) + +Р 2 (А, В, С) + ГЗ(А, В, С), а мульти- . плексор 2 с помощью сигналов И 9-И 16 должен бьгть настроен на выполнение логической...

Номер патента: 987859

Опубликовано: 07.01.1983

Авторы: Волков, Кулаковский

МПК: H04Q 5/16

Метки: двоичных, комбинаций, обнаружитель, сигналов

...входуп + 1)- дополнительного элемента И, второйвход которого соединен с входом"Сдвиг" регистра сдвига импульса опроса, а выход (и + 1)-го дополни- ЗОтельного элемента И соединен с входом счетчика импульсов, вход "Установка О" которого соединен с входом "Сдвиг" регистра сдвига информации и с информационным входом 35регистра сдвига стробового импульса,вход "Сдвиг" которого подключен к информационному входу регистра сдвига импульса опроса.На чертеже представлена структурная электрическая схема обнаружителя комбинации двоичных сигналов.Обнаружитель содержит регистр1 сдвига информации, многоканаль-.ный коммутатор 2, И элементов И 3,32 3, регистр 4 сдвига стробового импульса, состоящий из пэлементов памяти 4 44 пп + 1 элементов ИЛИ 5, 525...

Номер патента: 991397

Опубликовано: 23.01.1983

Авторы: Громаковский, Тюпин

МПК: G06F 1/04

Метки: генератор, двоичных, многофункциональный, последовательностей

...М = О. В качестве начальной установкй регистра в 25 ячейки 17 - 32 запишем О, в ячейку 33 - 1, Тогда, после программы. работы первого регистра в блоке 4 будет програь- ма работы регистра, приведенная в табл. 2.Для организации счетчика Джонсона ) З 0 вместо кольцевого регистра в поуледней команде предыду"пей таблицы достаточно в знаковый разряд записать 1.При необходимости с помошью программы можно организовать ряд эависи- . З 5 мых регистров. Так, например, если мы хотим дополнительно к первым двум регистрам организовать 20-разрядный регистр сдвига, вход которого должен быть равен проинвентированной сумме по моду-Фо лю два, 6 -го разряда генератора номер 1 и 9-го разряда генератора номер 2, то присвоим этому регистру номер 3 и разместим...

Номер патента: 991494

Опубликовано: 23.01.1983

Авторы: Алябьев, Гитлиц, Муравник

МПК: G11B 5/09

Метки: воспроизведения, двоичных, магнитного, носителя, сигналов

...триггер 14.С магнитной ленты 2 информация, ;дзаписанная, например, в коде БВНМ,воспроизводится магнитной головкой1 и затем усиливается усилителемвоспроизведения 3. Усиленный сигналпоступает на пороговые устройства, 25одно из которых 4 срабатывает ототкликов положительной полярности,а другое 5 - от откликов отрицательной полярности, если амплитуда укаэанных откликов больше напряженияограничения. Выделенные сигналы поступают на четырехраэрядные сдвиговыерегистры 6 и 7, которые стробируютсясигналом тактовой частоты, .поступающим с генератора синхросигнала 13,Со всех четырех разрядов регистровинформация параллельно считываетсяв решающие устройства 8 и 9, гдепроисходит оценка принятой кодовойкомбинации, и в случае обнаруженияошибки...

Номер патента: 995346

Опубликовано: 07.02.1983

Авторы: Красковский, Семенов

МПК: H04B 3/06

Метки: двоичных, регенератор, сигналов

...флуктуаций фронтов.По результатам этой оценки подается сигнал на вход Формирователя 12 для установления эоны анализа, пропорциональной дисперсии фазовых флуктуаций фронтов.В выделителе 13 фронтов Фиксируется каждый Фронт посылки и если Фронт находится в зоне анализа, то в блоке 14 осуществляется определение зоны перепада. Сигнал о знаке перепада из этого блока поступает на вход втррого блока 17 памяти и хранится в памяти блока один такти затем поступает во второй блок 18сравнения. При наличии дроблений взоне анализа сигнал с выхода анализатора 16 производят стирание памяти во втором блоке 17 и осуществляетзапрет на сравнения знаков перепадов во втором блоке 18,Сигнал с выхода Формирователя 22опорных частот приводит схемы первого...

Номер патента: 1001081

Опубликовано: 28.02.1983

Автор: Лысенко

МПК: G06F 7/02

Метки: двоичных, сравнения, чисел

...выходными шинамиколичественного результата сравнения ффустройства.На чертеже приведена функциональная схема устройства.Устройство содержит элементы И-НЕ1- 13, элементы ИЛИ 14 и 15, входящие фв каждую из ячеек 16 , входные шины17 и 18 разрядов сравниваемых чисел,управляющие шины 19 и 20, шины 21 и22 расширения, выходные шины 23 и 24,выходные шины 25 количественного ре- Ы1зультата сравнения.Устройство работает следующим образом. 4На шину 2 подается сигнал "0", а на шины 19 и 20 - сигнал "1". Сравнение чисел производится параллельным кодом одновременно во всех разрядах. При этом результат сравнения в старшем разряде по отношению к предшествующему разряду является преобладающим при неравенстве кодов. При равенстве кодов чисел А и В в...

Номер патента: 1001095

Опубликовано: 28.02.1983

Авторы: Елисеев, Лебедев, Лызин, Сергеев

МПК: G06F 7/556

Метки: двоичных, логарифмирования, чисел

...память 7.Соответствующие входы управления всехкоммутаторов в каждой группе соединены между собой и с выходами дещифраЗтора характеристики, Выходы дешифратора характеристики соединены с выходными шинами характеристики, Выходы блока сдвига соединены с адресными входамипостоянной памяти, 36Работа устройства осуществляется следующим образом,Входное число, представленное в двоичном коде, подается через шины 4-4на первые информационные входы коммутаторов первой группы, причем 1,2,3.0разряды входного числа подаются нашины 4 , 4,,4 соответственно,Дешифратор 1 преобразует код исходногочисла в двоичный код характеристики,Дешифратор представляет из себя комбинационную логическую схему,В блоке 3 сдвига Осуществляетсясдвиг исходного кода влево на...

Номер патента: 1003125

Опубликовано: 07.03.1983

Автор: Белоус

МПК: G08C 19/28

Метки: двоичных, передачи, приема, сигналов

...смежных байтов получается дополнительный байт, в результате чего подготовленная к передаче информация содержит К + 1 байтЭта информация подводится на первые входы первой группы элементов И 4, причем первый и последний байты подводятся без каких-либо преобразований 11001101 01100110 11110100 01011011По команде, поступающей с первого блока 1 О управления, запускается передающий распределитель 5 импульсов и на второй вход модулятора 7 с второго элемента ИЛИ 8 последовательно поступают код синхронизации, код начала и приведенные четыре. байта информации. Через линию 11 связи переданное сообщение поступает на демодулятор 12, с выхода которого поступает на блок 14 синхронизации, и управления, чем обеспечивается его синхронная работа. После...

Номер патента: 1008733

Опубликовано: 30.03.1983

Авторы: Мишуков, Никитин

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...раэряда первого сумматора-вычитателя соединен с вторыми входами второго, четвертого пятого и седьмого элементов И, инверс ный выход знакового разряда первого сумматора-вычитателя соединен с вторь ми входами первого, третьего, шестого и восьмого элементов И, инверсный выход знакового разряда второго сумматора-вычитателя соединен с третьими выходами первого и пятого элементов И, инверсный выход знакового разряда третьего сумматора-вычитателя соединен И с третьими входами второго и шестого элементов И, выходы пррвого, второго, пятого и шестого элементов И соединены соответственно с входами с первого по четвертый первого элемента ИЛИ, выход 9 которого соединен с вторым входом сдвигового регистра частного, выходы третьего и седьмого...

Номер патента: 1019437

Опубликовано: 23.05.1983

Автор: Протасевич

МПК: G06F 7/02

Метки: двоичных, разрядных, сравнения, чисел

...работы.Посмвленная цель достигается тем, что в устройстве для сравнения е-разрядных двоичных чисел, содержащем два элемента ИЛИ и в поразрядных узлов сравнения, причем первый выход каждого 1 го поразрядного узла сравнения соединен с 1-ым входом первого элемента ИЛИ, второй выход каждого 1-го лоразрядиого узда сравнения,подключен к -ому входу второго элемента ИЛИ, третий выход каждого 1.-го поразрядного узла сравнения,где т д 1, 2, , ь соединен с ювао биоинровки 9+1)-го поразрядного узла сравнения, входы 1-ых разрядов первого и второго сравниваемых чисел соединены с первым н вторым входами соответственно 1-го поразрядного узда сравнения, каждый поразрядный узел сравнения состоит из элементов И, НЕ и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход...

Номер патента: 1019438

Опубликовано: 23.05.1983

Автор: Гуревич

МПК: G06F 7/02

Метки: двоичных, сравнения, чисел

...-, 7 разрешения,управлщющих выходов 8, 8,8 , информационный выход 9. Устройство содержит также и триггеров 10 10, ,з, 10 вход 11 синхронизации, вход 12 начальной установки,и элементов И 13-, ,132,3.3 и, алемент ИЛИ 14, выхой 15 индикации, готовности результата.Устройство работает следующим образом.На вход 12 начальной установки цодается сигнал начальной установки. По атому сигналу все и триггеров 10;,0 ф 10устанавливаются единичное состояние. При атом единич-, ные разрешающие потенциалы поступаю с прямых выходов триггеров 10 на раз", решающие входы 7 7 2 ф 7 старшего поразрядного узла 1, анализа. Параллельно на все информационные входы. ф 6ф 6 всех поразрядных узлов анализа поступают сравниваемые числа, В случае, если в поразрядном узле...

Номер патента: 1019655

Опубликовано: 23.05.1983

Авторы: Гребенко, Лукин, Мищенко

МПК: H04L 17/16

Метки: двоичных, приема, сигналов

...приемадвоичных сигналов, содержащее регистр сдвига, первый и второй выходы которого подключены соответственно к первому и второму входам блокавыделения Информационных единиц,30выход которого соединен с первымвходом формирователя информационныхсимволов, второй вход которого соединен с первым входом узла блокировки, второй вход и выход которого 35соединены соответственно с выходомэлемента ИЛИ и с третьим входом формирователя информационных символов,при этом выходы первого и второгоэлементов И подключены к входам 40элемента ИЛИ, введены третий элементИ и блок формирования стробов) выходкоторого подключен к входу регистрасдвига; дополнител) ные выходы которого соединены с дополнительными входами блока выделения информационныхединиц,...