Патенты с меткой «двоичных»

Номер патента: 862377

Опубликовано: 07.09.1981

Авторы: Афанасьев, Захаров, Ильина

МПК: H04L 1/14

Метки: двоичных, приемник, сигналов

...3 с момента окончания передачи команды "Начало работы" до момента окончания приема этой команды, путем вычитания из нее задержки на переключение и времени приема команды "Начало работы"; После приема команды"Начало работы" с выхода дешифратора 2 выдается сигнал на блок управления 3, с выхода которого выдается сигнал для установки емкости элемента задержки 8, а затем с задержкой,На вызываемой станции после приема команды иГотов к работе" в блоке управления 3 определяется и сигналом с его выхода устанавливается емкость первого элемента задержки Й, затем с5 86237 задержкой, определяемой вторым элементом задержки, ближайшим тактовым импульсом .второго распределителя запускается датчик сигналов 1 и выдает в канал связи команду "Готов...

Номер патента: 864277

Опубликовано: 15.09.1981

Автор: Зюркалов

МПК: G06F 5/00

Метки: веса, выделения, двоичных, кодовых, комбинаций, произвольного

...от нуля до2 М" 1. Формула изобретения иия кодовых комбинаций произвольноговеса.Поставленная цель достигается тем,что устройство для выделения двоичныхкодовых комбинаций произвольного весасодержащее элемент сложения по модулюдва и два пороговых элемента, содержит Мпороговых элементов, 2 М элементов И и элемент НЕ (2 М-разрядностьвходной информации), причем выход каждого 1-го (1 - "1, 2.М) пороговогоэлемента подключен к первым входам каждого из двух элементов И 1-ой пары,вторые входы первых элементов И каждой 1-ой парыподключены к выходуэлемента сложения по модулю два и повходу элемента НЕ, выход которогоподключен ко вторым входам вторых элементов И каждой 1-ой пары, входы устройства подключены ко входам пороговыэлементов и ко входам...

Номер патента: 875376

Опубликовано: 23.10.1981

Авторы: Дробязко, Корнейчук, Сороко, Тарасенко, Черная

МПК: G06F 7/04

Метки: двоичных, максимального, чисел

...цель достигается тем, что в устройстве для определе ния максимального нз двоичных чисел, 30 содержащем е групп элементов И, игрупп элементов памяти, и групп элементов ИЛИ, многовходовые элементыИЛИ, управляющие элементы И, регистррезультата, элементы задержки, причем вход управления началом работыустройства соединен с первым входомпервого управляющего элемента И исо входом первого элемента задержки,выход каждого -го элемента задержки, где =1,2(и), п - количество разрядов сравниваемых чиселподключен к первому входу (+1)-гоуправляющего элемента И и ко входу(и)-го элемента задержки соединенс выходной шиной .устройства, выходкаждого -го управляющего элемента И,где 3=1,2п подключен к информационному входу )-го разряда...

Номер патента: 877522

Опубликовано: 30.10.1981

Авторы: Агеев, Любинский

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...двоичное число окажется больше или равно первому двоичному числу, записанному в накапливающемсумматоре 2, то триггер его знаковогоразряда будет в единичном состоянии,элемент И 11 будет открыт и разрешающий сигнал через элемент ИЛИ 16 подается на элемент И 12. Сигнал сброса,поступивший после второго числа и задержанный на время, необходимое длявыполнения суммирования, через элемент И 12 и элемент ИЛИ 17 поступаетна шину сброса накапливающего сумматора 2 и очищает его. Этот же сигналчерез элемент 21 задержки и элементИЛИ 18 поступает на группу И 5 элементов, перезаписывает второе числона прямом коде в накапливающий сумматор 2 и через элемент 20 задержки иэлемент ИЛИ 19 очищает регистр 1.Если второе двоичное число окажется меньше первого...

Номер патента: 877789

Опубликовано: 30.10.1981

Автор: Гусев

МПК: H03M 13/05

Метки: двоичных, дешифратор, кодов, последовательных

...в прйнимаемой кодовой комбиЗО нации. содержится число символов стирания, не равное 10 д,-1, то дешифратор работает так же, как и известный дешифратор, т.е, сигналы на его выходе будут определяться сиг" налами со вторых выходов "Ю" основных счетчиков 124 -12 а импульсов, поступающими на входы дополнительных элементов И 7 -7, которые открыты по вторым входам сигналом с первого 40 выхода "1 ф дополнительного счетчика 5 импульсов. Сигнал на втором выходе основного счетчика импульсов имеет место только в том случае, еслина его вход поступило сс импульсов 4 а сигнал на первом выходе дополнитель ного счетчика импульсов - только при поступлении на его вход числа,импульсов, не равного 1 сп, д -1, со второго выхода блоха 2 сравнения, на ко-...

Номер патента: 881733

Опубликовано: 15.11.1981

Авторы: Брагинский, Иванов

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...б выполняетроль дифференцирующего элемента и совместнос генератором 5 и сканирующим элементом 3составляет блок 22 совпадений.Устройство работает следующим образом.На регистрах 1 и 2 формируются сравниваемые числа путем возбуждения определенныхсветодиодов. Возбужденный светодиод соответствует "1", невозбужденный "0" в двоичномкоде. Так как регистры 1 и 2 оптически связаны со сканисторным элементом 3, то происходит засветка соответствующих участковстрочных входов 10 и 11 фоточувствительногослоя 7 сканирующего элемента 3, отображаяна них числа Х и У, так как ключ 16 открыти на реэистивном слое 9 сканирующегоэлемента 3 существует напряжение смещения,происходит преобразование последовательностиосвещенных, засвеченных участков в...

Номер патента: 882017

Опубликовано: 15.11.1981

Авторы: Бабенко, Рындак, Тахтерина

МПК: H04L 27/10

Метки: двоичных, передачи, приема, сигналов

...по времени превыша.юшее длительность одного элементарного символа и поражающее одноименные символы двухразнесенных во времени двоичных каналов, торешающий блок 11 после анализа длительностипоражения отключает от входа частотного модулятора 12 двоичный канал с выхода элемента5 задержки и подсоединяет двоичный канал сбольшим временем задержки, который передается после действия помехи и с помощью ко.торого в линии связи поступают символЫ, ранее пораженные помехой. После того как пораженные символы снова переданы в линию связи, решающий блок 11 подключает ко входучастотного модулятора 12 двоичный канал свыхода элемента 5 задержки,На приемной стороне в частотном демодуляторе 14 происходит преобразование частотноманипулированного сигнала в...

Номер патента: 886299

Опубликовано: 30.11.1981

Авторы: Заславский, Ройзин, Трест

МПК: H04L 25/08

Метки: входных, двоичных, преобразования, сигналов

...иал ПП Устройство работает следующим образом.При наличии на входе устройства сигналов, соответствующих определен" ным позициям, например А и Е;на выходах раэнополярных амплитудных селекторов 1 и 2 соответственно появ 5 ляются (после инвертирования в инверторах 3 и 4) единичные сигналы управления выходным триггером 7.,При этом на выходе элемента И 5 возникают короткие сигналы управления, длительность которых равна длительности фронтов и срезов входных сигналов на уровне порогов срабатывания амплитудных селекторов 1 и 2.Поскольку время задержки элемен та 6 выбрано заведомо большим возможной длительности фронтов и срезов входных сигналов, то на выходе элемента 6 задержки не появляются сигналы, воздействующие на выходной триг-щ гер...

Номер патента: 892714

Опубликовано: 23.12.1981

Авторы: Давыдов, Жуков

МПК: H03K 13/24

Метки: двоичных, декодирования, кодов, хемминга

...ИЛИ 9, другой входкоторого подключен ко входной шине10, а выход - к информационному входу сдвигового регистра 1 другие вхо 2ды входных элементов И 5 объединеныи подключены к информационной входной шине 10.Устройство для декодирования двоичных кодов Хемминга работает следующим образом,ЭОПосылка двоичных символов, закодированная в коде Хемминга, по входной шине 10 поступает одновременнона все элементы И,5 и через элементИЛИ 9 спустя и -тактов, число кото-рых определяется дпиной декодируемой посылки, записывается в сдвиговый регистр 1, Счетчик 3 осуществляет подсчет тактовых импульсов. В зависимости от состояния триггеров 46. счетчика 3 изменяются режимы работы элементов И 5, которые осуществляют разделение символов входного двоичного...

Номер патента: 894704

Опубликовано: 30.12.1981

Авторы: Вариченко, Коноплянко, Раков

МПК: G06F 7/52

Метки: двоичных, двухразрядных, инжекционного, типа, умножитель, чисел

...отражателя тока работает в аналоговом режиме. Следовательно, в цепочкепоследовательно включенных отражателей тока имеет место накаплинание 50 погрешности. Если накопленная погрешность в конце цепочки, составленнойиз отражателей тока, не превышаетполовины интервала квантования, товключение последовательно И Л-тран 2 55 эистора по схеме порогового детектора .ликвидирует ее, т.е. происходитобрыв цепочки накопления погрешнос- т Т аблица 2 и У разоножитель работаеисходном положенраэрядон Х 4, Хтранзисторы 1их коллекторах следующим когда зн ур Уа рав заперты и равны нулю.токи в у транзистора 14 и с третьим коллектором многоколлекторного транзистора б, база многоколлекторного транзистора 5 соединена с первыми коллекторами входных...

Номер патента: 673035

Опубликовано: 07.01.1982

Авторы: Аредов, Слюсарев, Храмцов

МПК: G06F 7/50

Метки: двоичных, нескольких, одновременного, суммирования, чисел

...и имеющей вид поразрядных сумм и перекосов результата сложения, на регистры поразрядных сумм 12 и поразрядных переносов 13, информация второй группы слагае. мых, обработанная на логике первого уровня, поступает на буферные регистры 4, 5, 6 первого уровня. Таким образом, осуществляется совмещение во времени нескольких последовательных операций сложения.Устройство работает в режиме с накоплением суммы.Результат сложения очередной группы слагаемых добавляется к результату сло;кением следующей группы слагаемых на стадии его формирования.Т 1 аким образом, производится накаплиВание суммы,Структура суммирующего блока 7 показана на примере выполнения двух разрядов (фиг. 2).Разряды слагаемых а,1 и Ь,+1 (а;+Ь;) подаются на вхолы 33 и 34 разряда...

Номер патента: 896616

Опубликовано: 07.01.1982

Авторы: Агзамов, Евдокимов, Крыжный, Тимошенко, Цыгановский

МПК: G06F 7/38

Метки: взаимной, двоичных, нормализации, чисел

...1Первый перенос формируется в тетраде сумматора 1, на которую поступает старший ненулевой разряд нормализуемого числа. При этом во всех последующих старших тетрадах сумма" тора 1 формируются переносы незави 1 симо от наличия нулей в соответ-. ствующих тетрадах числа А. Нули в М-разрядном числе ч на выходе сумматора 1 соответствуют тетрадам числа А, состоящим из одних нулей и на" ходящимся перед первой значащей тетрадой числа А.Приведем пример, объясняющий метод определения числа нулевых тетрад в числе А. Предположим, что и = 12, тогда Запишем А в обратном порядке, т,е.младшими разрядами вперед, что равносительно поступлению младших разрядов А на старшие разряды сумматора 1, а старших разрядов А - намладшие разряды сумматора...

Номер патента: 896788

Опубликовано: 07.01.1982

Авторы: Карташевский, Николаев

МПК: H04L 27/22

Метки: двоичных, демодуляции, сигналов

...блока сложения и через двенадцатый дополнительный перемножитель с одним входом первого блока сложения, другой вход которого соединен с выходом десятого дополнительного перемножителя, другой вход которого и другой вход одиннадцатого дополнительного перемножителя соединен с выходом первого усилителя, выход второго усилителя соединен с другими входами двенадцатого, второго, восьмого и девятого дополнительных перемножителей, выход седьмого дополнительного перемножителя соединен с соответствующим вхо 50 дом третьего дополнительного блока сложения, выход пятого дополнительного перемножителя соединен с соответствующим входом четвертого дополнительного блока сложения, выход шес -55того дополнительного перемножителя соединен с...

Номер патента: 898420

Опубликовано: 15.01.1982

Авторы: Бураков, Полищук

МПК: G06F 7/02

Метки: двоичных, сравнения, чисел

...входы других элементов ИЛИ-НЕ2, Выходы элементов ИЛИ 3 и 4 последнего разряда устройства соединены свходами элемента ИЛИ-НЕ,5.Устройство работает следующим образом.Сравниваемые коды А и В подаютсяна ВходЫ а, а; и Ь,1, Ь, (1=1, 2,и) элементов,ИЛИ"НЕ 2 ячеек 1,сравнения. В случае, если а =Ь=О, то а=Ь =1. При этом на выходах элементовИЛИ-НЕ 2 нулевые сигналы, Если а =Ь 1=1, то на выходах .элементов ИЛИ-ЙЕ 2.также нулевые сигналы, Таким образом,при равенстве сигналов а =Ь; на входах запрета следующего младшего раз"ряда устройства имеют место нулевыесигналы и, следовательно, разрешается операция сравнения в (1-1)-м раз"ряде,В слуцае, если а,=1, а Ь =0(а =О,Ь =1)то на выходе одного из элементов ИЛИ-НЕ 2 нулевой сигнал, а навыходе другого...

Номер патента: 898423

Опубликовано: 15.01.1982

Автор: Казаков

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...кодом на первый входсумматора. На чертеже условно показаны схемы передачи для одного разряда. Устройство работает следующим образом.В исходном состоянии делитель в дополнительном коде со знаком записывается в регистре 1, делимое (ос 5 Ь0 15 20 25 35 40 45 50 55 таток) - регистре 2. Частное со знаком образуется при сдвигах влево врегистре 4. Знаки делимого, делителяи частного находятся перед старшимзначащим разрядом числа и занимаютодин разряд.Дополнительный триггер 5 в начале каждого шага сложения кода делителя с кодом очередного остатка устанавливается в единичное состояние.В конце сложения, если возникает перенос из нулевого разряда сумматора,содержимое дополнительного триггера инвертируется, Фиксируя знак очередного остатка....

Номер патента: 900280

Опубликовано: 23.01.1982

Автор: Иванов

МПК: G06F 7/02

Метки: двоичных, сравнения, чисел

...входом элемента И, в каждом узле сравнения выход первого элемента И-НЕ соединен с третьим входом третьего элег 5 мента И-НЕ, а выход второго элемента И-НЕ подключен к третьему входу первого элемента И-НЕ.На чертеже представлена функциональ-. ная схема предлагаемого устройство для 5 й сравнения двоичных чисел.о Устройство содержит и узлов сравнения 1, 1 , 1 каждый из которых состоит из элементов И-НЕ 2-5, элемент И 6, выходные шины 7 и 8, вход управ пения 9, входные шины прямого значения первого числа 10, 10,10 м, входные шины прямого и инверсного значений второго числа 111, 11,11, 12, 12 12 46 0 4На выходе элемента И-НЕ 5 сигнал переноса реализуется в соответствии с выражением,= (Х;, Х,. ,)Выражение в скобках равно "1" только при Х =...

Номер патента: 902300

Опубликовано: 30.01.1982

Автор: Царев

МПК: H04L 27/18

Метки: двоичных, передачи, приема, сигналов

...присутствии импульсных помех и наводокв проводных линиях. Принцип обнаружения всех ошибок, вызванных такимипомехами, основан на том, что этипомехи, создаваемые внешними источниками через электромагнитную илигальваническую связь с линиями, имеют в обеих линиях в любой момент времени одинаковую форму и полярностьи различаются только амплитудой, чтовызвано практической невозможностьюсоздания двух абсолютно идентичныхлиний. При этом амплитудная ассиметрия помех щ(1), равная отношениюамплитуды помехи в той линии, в ко 40торой помеха меньше, к амплитуде помехи в другой линии, измеренному влюбой момент времени й , для каждойконкретной, пары линий есть величина,не меньшая, чем п 1 т.е,451ш(т) Ъ ш где е определяется как электрической ассимметрией...

Номер патента: 907475

Опубликовано: 23.02.1982

Авторы: Власов, Гутторов, Легошина, Чернышев

МПК: G01R 31/28

Метки: двоичных, делителей, коэффициентов, передачи

...блок питания, демодулятор и измерительный блок 2. д известном устройстве с помощьюразрядонабирателя для любого -горазряда контролируемого делителя напряжения первый вывод разрядонабирателя подключается к всем более младшим,чем 1-й, разрядам делителя напряжения,второй вывод разрядонабирателя - к-му разряду, а третий вывод - к всем более старшим, цем 1-й, разрядам контролируемого делителя напряжения, Это приводит к тому, что потенциальный (незаземленный) полюс блока питания подключается поочередно посредством коммутатора и раэрядонабирателя к -му 5или к всем остальным разрядам, младшие -го.При подключении потенциальногополюса блока питания к 1-му разрядуконтролируемого делителя напряженияна его выходе равно 0, а при подклю.цении...

Номер патента: 907542

Опубликовано: 23.02.1982

Авторы: Апарин, Кулешов

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...выходные шины 10-12, первый и второйтриггеры 13 к 14 знаковых разрядов кдополнительный поразрядный узел 15сравнения.Устройство работает следующим об"разом.Занесение положительного числав регистр 1(2) предусматривает установку в нулевое состояние первого(второго) триггера 13 (14) знакового разряда, а отрицательнога.числа -установку в единичное состояние соответствующего первого (второго)триггера 13 (14) знакового разряда.При этом положительное число заносится в регистр 1 (2) в прямом коде, аотрицательное - в обратном или дополнительном обратном коде, как принято при реализации техническихсредств дискретной автоматики и вычислительных машин,После исходной установки сравниваемых чисел по шине 9 синхрониза-,ции поступает сигнал....

Номер патента: 919126

Опубликовано: 07.04.1982

Авторы: Гинак, Панов, Паско

МПК: H04L 7/04

Метки: двоичных, сигналов, синхронизации

...сигналом,выработанным вйделителем 3, запускает генератор 5, который устанавливаетв исходное состояние управляемыйделитель 2 частоты, осуществляя этим 1 Опредварительную корректировку фазытактовых сигналов, и выдает разрешение на раз.ешающий вход вентиля 8.Начиная со второго сигнала, все последующие длительностью в один период 5колебания задакщего генератора 1,определяющие значащий момент сигналаданных, через вентиль 8 поступают навход фазового дискриминатора 6, надругой вход которого поступает сигнал тина "Меандр" с выхода последнего разряда управляемого делителя 2частоты,Таким образом, на одном выходефазового дискриминатора 6 в течениеинтервала времени, равного длительности единичного элемента, будут проходить сигналы выделителя...

Номер патента: 920719

Опубликовано: 15.04.1982

Авторы: Дудьев, Карачун, Остафин, Романкевич, Руккас, Сидоренко

МПК: G06F 7/58

Метки: генератор, двоичных, импульсов, последовательностей, случайных

...2 +1;2 +О 2 ф +О 2 +1(.24+12 +В т Е Ь.,+1 2 +1 "2 +О 2 = И 2+1) 2+О) 2+0)х 2+1) 2+0). 2+1) 2+1) 2+0) 2Источник 8 генерирует последовательность двоичных сигналов с вероятностью появления единицы на вы 1ходе - . При нормально замкнутыхконтактах переключателя 7 на входепервого преобразователя 1 вероят 1ность появления единицы - , а на1 2выходе 2 Утак как каждый преоб 2+разователь 1 осуществляет преобразование вероятности входных сигна 1лов равной 1/щ в вероятность -ю+Действительно предположим, что навход 6 преобразователя 1 и соответственно на один вход элемента И 2поступает сигнал, принимающий значение "1", с вероятностью Р= -П 1а вероятность появления единичногосигнала на выходе элемента И 2 обозначим у. Тогда вероятность...

Номер патента: 924705

Опубликовано: 30.04.1982

Авторы: Плотников, Потапов, Флоренсов

МПК: G06F 7/556

Метки: двоичных, логарифмирования, чисел

...по сравнению с устройст. вом-прототипом получается выигрыш в 50объеме блоков памяти более чем в300 раэ,На чертеже представлена блок-схема предлагаемого устройства.Устройство содержит блоки 1 и 2 55памяти, регистр 3 старших разрядаваргумента, коммутатор 4, блок 5 деления, коммутатор б, сумматор 7, коммутатор 8, выходной регистр 9 ре"зультата, регистры 10 и 11 буферные, 60коммутатор 12, регистр 13 младшихразрядов (аргумента), сдвигатели14 - 1 б, блок 17 синхронизации.Сднигатели 15 и 16 реализуют операции 65 Х - ф 4 Х, +ЬХ и Х - ф 2 Х, +ЬХсоответственно, которые заключаютсян добавлении между старшими и младшими разрядами аргумента соответстну"ющего числа нулей (двух и одного),Устройство для логарифмированиядвоичных чисел работает...

Номер патента: 924905

Опубликовано: 30.04.1982

Автор: Панченко

МПК: H04L 25/40

Метки: двоичных, передачи, приема, разнополярных, сигналов

...с выхода первого и второго уэ элементов И 4 и 5 через первый и второй элементы 9 и 10 запрета.Для того, чтобы в моменты совпадения единичных символов обеспечитьформирование положительных и отрицательных импульсов с номинальными амплитудами во второй поло"вине тактового интервала Т со стро.гим чередованием их полярностей, положительные импульсы с выхода третьего элемента И 6 поступают черезэлемент 11 задержки с задержкой наполовину тактового интервала Т навходы триггера 12 и соответствующиевходы четвертого и пятого элементов МИ 7 и 8, другие входы которых подключены к соответствующим выходамтриггера 12, а выходы .элементов,И 7и 8 подключены к соответствующим входам первого и дополнительного элементов ИЛИ 13 и 14.При этом каждый...

Номер патента: 926654

Опубликовано: 07.05.1982

Авторы: Мельник, Черкасский

МПК: G06F 7/556

Метки: двоичных, логарифмирования, массивов, чисел

...12, а число ц из блока 19 управления сдвигателем записывается в регистр 13. В сдвигателе 20 осуществляется сдвиг% Хц наразрядов значения 1 од 4 (1+2 - , ) и на его выходе получается значениеХц3 од 1(1+ в ,), что справедливо ввиду выполнения условия для К, так ка)к в этом случае с точностью до с выЮ 55 60 65 Вычисление двоичного логарифмаот нормализованного аргументах ( - с х1) производится на основе соотношенийЕ с, =Е З,(х+х"):М,х Е 9,(1+хн+ -) иЕ З - Еоя,х - Ео 9,х ,х1хгде х - число, образованное старшими разрядами аргумента;х" - число, образованное младшими разрядами аргумента,Устройство работает следующимобразом,В первом такте работы устройствав регистры старших 1 и мпадших 2разрядов аргумента поступают соответственно значения х и...

Номер патента: 932489

Опубликовано: 30.05.1982

Авторы: Волковыский, Попов

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...Имого может быть реализован наупоавляемом арифметико-логическомустройстве АЛУ , на первый входкоторого подается код множимогосо сдвигом на один разряд влево 30( удвоенный на второй вход - несдвинутый код множимого, а управляющийвход соединен с первым выходом ана"лизатора соответствующ)ей группы. Цифрам преобразованного множителя "0","Ын) "12", "3", "+4" сопоставляютЬ .Фся режимы ра 6 оты АЛУ: формированиекода нуля, передача второго слагаемого, передача первого слагаемого,сложение, удвоение первого слагаемого.Пример выполнения блока Формирования кратных множимого (Фиг.2),Этот блок содержит сумматор 19, группу элементов ИЛИ 20, группы элементов И 21-23, дешифратор 24, элементы ИЛИ 25 и 26, информационные вхо"ды 27 и 28, управляющий вход...

Номер патента: 934468

Опубликовано: 07.06.1982

Автор: Ферберов

МПК: G06F 7/02

Метки: двоичных, сравнения, чисел

...10, своим передним фронтом устанавливает в нулевоесостояние суммирующий двоичный счетчик 2. Задний Фронт тактирующего импульса, воздействуя на вход установки триггера в единичное состояние,перебрасывает триггер 3 в единичноесостояние. Нулевой сигнал нулевоговыхода триггера 3, соединенного спервыми входами элемента ИЛИ-НЕ, разрешает перезапись числа из суммирукщего двоичного счетчика 1 в суммирующий двоичный счетчик 2, Назначение суммирующего двоичного счетчика2 состоит в вычитании из числа, поступающего в число-импульсном кодена вход 9, количества импульсов,равного числу, записываемому в суммирующем двоичном счетчике 1. Контроль переполнения суммирующего двоичного счетчика 2 по появлении вовсех его разрядах "1" в сочетаниис...

Номер патента: 938282

Опубликовано: 23.06.1982

Авторы: Березенко, Гладыш, Калинин, Корягин, Репетюк

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...формировании произ.ведения сигнал переноса отсутствущ ет. В устройстве сигнал переносавозникает в выходном сумматоре 4только в момент сложения частичныхпроизведений при объединении модулей, при этом сигнал переноса с выхо33да 19 модуля 14 поступает на вход 8модуля 15.По второму такту на входе 20 результат сложения в виде тридцатидвухразрядного произведения запоминается в регистре 18. При поступленииновых операндов с темпом, равнымодному такту работы устройства, полный цикл работы повторяется,Объединение модулей осуществля 45ется подключением выходов 10 старших разрядов произведения модуля12 к входам 8 модуля 13, при этомвыходы 10 модуля 13 соединены с входами 8 модуля 14 и т.д.В отличие от известного в предла"фф гаемом устройстве...

Номер патента: 940299

Опубликовано: 30.06.1982

Авторы: Давыдов, Жуков

МПК: H03M 13/51

Метки: двоичных, декодирования, кодов, хемминга

...первый вход которого соединен с нулевым выходом счетчика 2, а другие - с единичными. Кроме того, единичные выходы счетчика 2 подключены к входам первого дополнительного элемента И 3, Один вход сумматора 12 соединен с выходом выходного элемента И 9, а другой подключен к выходу последнего разряда сдвигового регистра 1 1, первый разряд которого через элемент ИЛИ 10 соединен с выходом сумматора,5 9402Устройство для декодирования двоичных кодов Хемминга работает следующим образом.В исходном состоянии все триггеры устройства находятся в нулевом состоя нии (установка триггеров в "0" на схеме не указана).Посылка двоичных символов, закодированная в коде Хемминга, поступает одновременно на все входные элементы 10 И 6, в то же время через элемент...

Номер патента: 941990

Опубликовано: 07.07.1982

Автор: Омельченко

МПК: G06F 5/02

Метки: двоично-десятичные, двоичных, чисел, числа

...соответствующие разряды35 промежуточного регистра 27 в соответствии с таблицей (фиг.2). Таблица имеет три столбца и девять строк, В первом, втором и третьем столбцах указаны соответственно номер по порядку элемента ИЛИ второй группы 25, состояния дешифратора 24, собираемые каждым элементом ИЛИ этой группы элементов, и устанавливаемый разряд промежуточного регистра 27. При этом рассмотрены двоичные числа с порядками (и)=1-29 и соответствующие им двоично-десятичные (р) =1-9. Группа элементов ИЛИ 26 собирает определенные состояния второго дещифратора 24 в соответствующие группы, уста 50 навливающие совместно с группой элементов И 28 в зависимости от знака двоичного порядка определенные разряды регистра 36 сдвигов. Таблица (Фиг 3) содержит...

Номер патента: 943706

Опубликовано: 15.07.1982

Авторы: Горностай, Любинский, Николаев

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...выходы э элементов И первой группы соединены с первыми входами элементов ИЛИ первой и второй групп, выходы элементов И второй группы подключены ко вторым входам элементов ИЛИ первой и второй групп, выходы элементов ИЛИ первой Ы второй групп соединены с установочными входами первого и второго накапливающих сумматоров соответственно, вторая и третья информационные шины устройства подключены к информационным входам первого и второго накапливающих сумматоров соответственно, четвертые выходы которых соединены с входами первого и второго Ьлементов ИЛИ 5 9437 06 6 формационные входы элементов И 6-9подается значение кода сравниваемогочисла, а на их управляющие входы поступает сигнал управления с выходаэлемента задержки 11 и соответствующие...