Патенты с меткой «двоичных»

Номер патента: 2001520

Опубликовано: 15.10.1993

Авторы: Кочетков, Мольвер

МПК: H03M 5/12

Метки: двоичных, передачи, приема, сигналов

...следующим образом. Двоичный сигнал ДС от источника поступает на второй вход элемента совпадения 2 (элементы совпадения выполнены на базе логического элемента И, например, типа К 561 ЛА 7), (фиг.2 а), При этом от источника поступает синхросигнал (СС) (фиг.2 б) на формирователь 1 коротких импульсов.Формирователь 1 коротких импульсов представляет собой четырехразрядный двоичный счетчик, на первый вход подается высокочастотный сигнал от опорного генератора 11 из приемной стороны (1 ол тсс), на первый вход подается синхросигнал, а выход 1 служит выходом коротких импуль сов. Если сигналы ДС и СС синхронизированы, то короткие импульсы будут появляться точно в середине тактовых интервалов. Длительность получаемых импульсов равна периоду 1...

Номер патента: 2001529

Опубликовано: 15.10.1993

Авторы: Алферов, Дрюченко, Мариничев, Мурзин, Харламов

МПК: H04B 3/46

Метки: двоичных, качества, оценки, приема, сигналов

...импульсы постоянного тока,которые поступают затем на вход ФНЧ 2,2001529 накапливаются и с выхода ФНЧ 2 поступают на вход порогового устройства 3, где принимается решение о переданном символе. Сигнал с оыхода порогового устройства 3 поступает на вход данных регистра 8 и продвигается по регистру 8 тактовыми импульсами 1 т.и. = иЕт, Где Ет - тактовая частота передачи цифровой информации, и - целое число, в данном случае и = 6), которые формируются в схеме 4 синхронизации, и поступают на тактовый вход регистра 8, С выходов регистра 8 значения отсчетов сигнала поступа 1 от на первые входы сумматоров по модулю два, а на вторые входы сумматороо по модулю два отсчет поступает с первого выхода регистра 8, проинвертированный инвертором 10....

Номер патента: 1809739

Опубликовано: 09.08.1995

Автор: Николаев

МПК: H04L 27/22

Метки: двоичных, демодуляции, сигналов

...требование Ь+1-1=а+к, в том числе (для главной диагонали, где 1 с = 1) Ь=а.Полный перебор комбинаций Ь+кдля К 1 производится в счетчике 9, На этапе демодуляции эти комбинации поступают через открытые первые и второй входы коммутатора 17 на вторые входы матричного перемножителя 6 (на нижние и главную ди-. агональ соответственно), Сигнал Ь(1=1), поступающий на главную диагональ перемножителя 6, поступает также на первый (информационный) вход блока памяти 13, Значенияс 1 ь вычисляемые в сумматоре 11, последовательно сравниваются между собой в дискриминаторе минимума 12, При появлении в процессе перебора нового б меньшего, чем все предыдущие, на его выходе появляется импульс, Этот импульс поступает на второй (управляющий) вход блока...