Архив за 1981 год
Устройство для определенияцифры частного
Номер патента: 798826
Опубликовано: 23.01.1981
МПК: G06F 7/49
Метки: определенияцифры, частного
...элементов И первой матрицы, вторые группы входов элементов Ичетвертой и пятой матриц подключены кгруппам выходов элементов И соответственно второй и третьей матриц.На чертеже дана структурная схема,предлагаемого устройства для определенияцифры частного.Предлагаемое устройство содержит ре;гистры 1 и 2 делимого (остатка) и делителя соответственно, матрицы 3, ф,,матрицы 3, а выходы 1 матрйцы 7 соеди нены с выходами 3 матрицы 3, входы 2матриц 6 и 7 соединены с выходами матриц 4 и 5 соответственно, одноименныевыходы матриц 6 и 7, а также выходы 1матрицы 3 объединены в общие выходныешины.Блоки 3 4, 5 6 и 7 представляют со; бой матрицы двухвходовых элементов И(см. фиг. 2, 3, 4, 5 и 6 соответственно,, где они представлены для примера в...
Параллельный комбинационныйсумматор
Номер патента: 798827
Опубликовано: 23.01.1981
Авторы: Вълков, Корнейчук, Тарасенко, Цветанов, Цонев
МПК: G06F 7/50
Метки: комбинационныйсумматор, параллельный
...1 в 0, На,прямом выходе триггера 8 появляется Р 0 Рр который через элементы И 24 и ИЛИ 23 появляется на выходе 21 староего разряда группы (так как на втором входе элемента И 24 с шины 10 руправление через элемент НЕ 19 подается логическая единица, а на один из входов элемента И 22 с шины 10 управИ 30 р ИЛИ НЕ 31 и элемента ИЛИ 32 (фиг.2) выходом элемента И 9, к входам которого подключены первая дополнительная шина 10 установка и втораядополнительная шина 11 записьрсумматора. Второй вход элемента И 7подключен к второй дополнительнойшине 11 запись. Прямой и инверсный выходы триггера 8 1-ой группыподключены соответственно к входампервого 12 и второго 13 элементов И.группы, выходы которых соединены свходами элемента ИЛИ 14, К вторымвходам...
Двухразрядный сумматор в коде”m из
Номер патента: 798828
Опубликовано: 23.01.1981
Автор: Гуменюк
МПК: G06F 7/50
Метки: двухразрядный, коде"m, сумматор
...входов элементов ИЛИ шифраторов2,8 и 9 соответственно;М - количество единицв кодовом слове;Р - основание системы счисления.Выходы элементов ИЛИ являются выходами соответствующих шифраторов2,8 и 9.Матрицы 4 и 7 представляют собойматрицы многовходоных элементов И(фиг,2). Количество входов элементаИ равно 2 М, Входы элементов И матриц4 и 7 соединены с определенными шинами кодов операндов, согласно выбранному алфавиту. Шины кодов операндов соединены с входами матриц 4 и 7.Диагональные шины, объединяющие выходы элементов И, соответствующиходинаковым результатам (учитываяперенос) сложения, соединены с группами матриц 4 и 7.Блоки 5 и б переноса представляютсобой группы из двух элементов ИЛИ,Р входов одних элементов ИЛИ соединены с 1-ми...
Устройство для сложения
Номер патента: 798829
Опубликовано: 23.01.1981
Автор: Баранов
МПК: G06F 7/50
Метки: сложения
...элементов ИЛИ б и 7 действует нуле вой сигнал прямого выхода триггера 3,Единичный сигнал инверсного выхода триггера 3 поддерживает по первому входу элемент И 5 в открытом состоянии 65 Если в младших ра зрядах первоослагаемого записаны нулевьк. к щы, тона инверсном выходе регистра 1 считывается единичный сигнал, которыйпроходит на выход элемента ИЛИ б и далее на инверсный вход установки вединичное состояние триггера 3, Таким,образом, триггер 3 сохраняет нулевоесостояние, а младшие разряды второго слагаемого переписываются безизменения с выхода регистра 2 наего вход через элементы ИЛИ 7 и И 5,Так продолжается до первой младшей единицы в двоичном коде первогослагаемого которая вызывает появление нулевого сигнала на инверсномвыходе регистра...
Устройство для подсчета количестваединиц b двоичном числе
Номер патента: 798830
Опубликовано: 23.01.1981
МПК: G06F 7/50
Метки: двоичном, количестваединиц, подсчета, числе
...строки устройства преобразует коды, поступающиена входы первой ивторой групп еговходов таким образом, что в коде навыходе модуля 7 все единицы сдвинутывправо, а количество единиц в выходном коде равно суммарному количеству единиц во входных кодах. Модули7 соединены между собой так, что йавходы каждой группы входов любого модуля 7 поступает код, в котором всеединицы сдвинуты вправо. В результате преобразования двоичного входного .числа модулями 7 преобразователя 5 на выходе модуля 7 последнейстроки образуется код, в котором всеединицы сдвинуты вправо, а их количество равно количеству единиц вовходном регистре 1.Другой вариант построения преобразователя 5 двоичного кода в уплотненный код показан на фиг. 3.Преобразователь 5 содержит...
Умножитель частоты
Номер патента: 798831
Опубликовано: 23.01.1981
Авторы: Гайдучок, Кирианаки, Кочеркевич
МПК: G06F 7/60
Метки: умножитель, частоты
...счетчика 8, и первый после концапериода импульс тактовой частотыгенератора 1 начинает производитьвычитание импульсов счетчика 8 изчисла М /2 .Как только в счетчике8 устанавливается расстояние "0",срабатывает блок 9 и производит одновременно переброс триггера,10, чтоприводит к закрытию трехнходовогоэлемента И 6 и перезапись числа . Мв вычитающий счетчик 8.Цикл вычитания повторяется и сновав конце его срабатывает блок 9,который перебрасывает триггер 10в исходное состояние, Таким образом, 55триггер 10 производит деление надва выходной умноженной частоты изблока 9, а ввиду того, что в вычитающем счетчике 8 записывается число . М. /2 , а не Мт, то частота 60импульсов из блока 9 получается вдвоебольше, что в общем не приводит...
Множительное устройство
Номер патента: 798832
Опубликовано: 23.01.1981
МПК: G06F 7/60
Метки: множительное
...второго элемента И соединен совходом установки в "О" того же триггера, вход распределительного блокасоединен со вторым счетным входомсчетчика каждой ячейки умножения ис нходом опорной частоты устройства, нулевой выход распределительного 46блока соединен со вторым входом второго элемента И каждой ячейки умножения, второй вход перного элементаИ каждой ячейки умножения подключенк выходу распределительного блока,соответствующему цифре даиносээ ра эряда множителя.На фиг. 1 представлена функциональная схема множительного устройства, на фиг. 2 - временные диаграммы работы ячейки умножения.Множительное устройство содержит ячейки 1 умножения, распределительный блок 2, элементы И 3 и 4, триггер 5, выходной элемент И 6, счетчик 7 и сумматор...
Делительно-множительное устройство
Номер патента: 798833
Опубликовано: 23.01.1981
Авторы: Воллернер, Ротенберг, Фойда, Чигирин
МПК: G06F 7/62
Метки: делительно-множительное
...в счетчике 5. Импульсы, поступающие с выхода элемента И 16,начинают суммироваться в счетчике 4и в счетчике делителя 2 частоты.После прохождения на вход делителя 2частоты количества импульсов, равного значению кода числа А, на выходеделителя 2 частоты появляется импульс, 1 который поступает на счетный входсчетчика 5, н от содержимого счетчика 5 вычитается одна единица, а всчетчике 4 в данный момент находитсякод, равный значению числа А. После 20 прихода следующей серии импульсов свыхода элемента И 16 на входы счетчика 4 и делителя 2 частоты, равнойзначению числа А, из кода счетчика5 вычитается еще одна единица, а к 2 содержимому счетчика 4 снова прибавляется значение числа А. 30 33 40 4 ЗО 60 Аналогичным образом проходит дан"ная...
Устройство для управления резерви-рованием информации b вычислитель-ных комплексах
Номер патента: 798834
Опубликовано: 23.01.1981
Авторы: Кидалов, Краснов, Ляхов, Поддубный, Подунаев, Щенов
МПК: G06F 13/14
Метки: вычислитель-ных, информации, комплексах, резерви-рованием
...выходом устройства, Второй управляющий выход устройства соединен с шиной 7 "Запись" модулей памяти. Второй вход блока 13 управления записью соединен с Выходом элемента ИЛИ 19.Входы элемента ИЛИ 19 соединены с выходами двух элементов И 20 и 21.Первый вход элемента И 20 соединен с Остальные зоны памяти формируютсянулевым выходом триггера 14, Второй при выполнении процессорами другихвход элемента И 20 соединен с первым операций, являются индивидуальнымивходом элемента И 21 и выходом эле- для каждого из процессоров и не совмента ИЛИ 22. Второй вход элемента падают в двух группах модулей. ОбраИ 21 соединен с нулевым входом триг, 5 щенке на считывание проходит из гера 14 и выходом элемента ИЛИ 23, дго процессора только на соотВходы элемента...
Устройство микропрограммногоуправления
Номер патента: 798835
Опубликовано: 23.01.1981
МПК: G06F 9/22
Метки: микропрограммногоуправления
...команд управления Х. Устройство приводится в начальное состояниекода Х=О, У=О, В =О. В единичномсостоянии находятся инверсные выходы всех разрядов ячейки, При подачес блока 10 управления команды управления сигнал поступает на дешифраторкоманд и через элемент ИЛИ 7 на объединенные входы И. При этом вКлючает- ся первый разряд ячейки однороднойкадирующей структуры, так как на еговход подается единичный сигнал синверсного выхода нулевого разряда.Все остальные разряды остаются внулевом состоянии. На входе дешифра 20 тора команд образуютсяначальнаямикрокоманда с выхода ячейки и команда блока управления, которые в совокупности образуют микрокоманду,создающую на выходе дешифратора зад данную комбинацию уу . . .упоступающую на объект...
Микропрограммное устройствоуправления c контролем
Номер патента: 798836
Опубликовано: 23.01.1981
Авторы: Барбаш, Тимонькин, Ткаченко, Харченко
МПК: G06F 11/22
Метки: контролем, микропрограммное, устройствоуправления
...код очередной микрокоманды в зависимости от кода предыдущей микрокоманды, поступающего на входы 1-4, и значений логических условий, поступающих на входы 5 20 и 6.Второй контролируемый узел предназначен для хранения и дешифрации кода очередной микрокоманды, который, поступает на нходы 8 и 9 первого 5 регистра 12, а затем переписывается по первому синхроимпульсу через первую группу элементов И 13 и 14 во второй регистр 18 и дешифрируется дешифратором 20, 30Третий контролируемый узел формирует сигналы микроопераций на выходах 27 и 28 н зависимости от кода микрокоманды, поступающего. с дешифратора 20 на входы 1-4.Средства контроля состоят из перного элемента ИЛИ 10 и третьего сумматора 17 по модулю дна вдля первого контролируемого узла,...
Устройство управления процессором
Номер патента: 798837
Опубликовано: 23.01.1981
Авторы: Завьялова, Кислинский, Шишкин
МПК: G06F 9/36
Метки: процессором
...б и сумматора 14. Сумматор14 формирует на выходах сумму длинытекущей команды, поступающей со входов устройства, и длины следующейкоманды, поступающей с выходов дешифратора 12.При наличии свободного регистра 1в буфере команд в него, а также в ре- фгистр 7 принимается сО вЖэдов уст"ройства очередной пакет команд,Счетчик 8 содержит номер первогослона первой команды пакета, которыйпри начальном запуске, а также изменении порядка следования командпоступает н него со входов устройства,С выходов регистра 7 на входы счет-.чиков поступают кодовые группы длиныкоманды из всех слов пакета. Счетчик 208 определяет номера первоначальныхслов всех команд текущего пакетаи первой команды очередного пакета,подготавливаясь, таким образом, к обработке...
Микропрограммное устройство управления
Номер патента: 798838
Опубликовано: 23.01.1981
Авторы: Гречухин, Овчинников
МПК: G06F 9/48
Метки: микропрограммное
...входы 12-14 синхронизации производят запись кода адреса микрокоманды в регистр 5 прерываний, дополнительный регистр 4 адреса и регистр 3 адреса.В результате на соответствующем выходе дешифратора 2 появляется сигнал, представляющий собой (единую). микрокоманду, которая поступает наодин из выходов 16 и на соответствующий вход шифратора 1, задавая адрес следующей микрокоманды, Таким образом, после вызова устройство генерирует последовательность микрокоманд,реализующих работу соответствующеймикропрограммы, Адреса. микрокомандзадаются соответствующими соединениями выходов дешифратора 2 с входами шифратора 1. Последняя микрокоманда каждой микропрограммы на входшифратора 1 не подается. В резуль тате на его выходах появляется нулевой адрес, по...
Многоканальное устройство приоритета
Номер патента: 798839
Опубликовано: 23.01.1981
Автор: Иванов
МПК: G06F 13/36, G06F 9/48
Метки: многоканальное, приоритета
...занятия магистрали позволяет формировать сигнал на этой линии в соответствии с функцией логического элемента или с инверсией, причем отключение питания формирователя 20 не влияет на об - щее состояние линии б занятия магистрали.После выполнения сеанса связи процессора 1, занявшего общую магистраль 3, с одним из внешних устройств 2 по общей магистрали 3, на входе 8 управления этого процессора появляется импульс сброса, который устанавливает триггер 12 в исходное состояние. Триггер 12 через формирователь 20 устанавливает на линии 6 занятия магистрали положительный потенциал, который сигнализирует остальным каналам 5 о том, что общая магистраль 3 свободна. Если сигналы запроса от. нескольких процессоров 1 приходят в интервале времени, когда...
Устройство приоритета
Номер патента: 798840
Опубликовано: 23.01.1981
МПК: G06F 9/50
Метки: приоритета
...входу элемента И,выходом соединенного со входом элементазадержки, введен триггер управления,выход которого соединен со вторымвходом элемента И, а единичный и нулевой входы - соответственно с первым выходом элемента задержки и выходом второго элемента ИЛИ.На чертеже представлена блоксхема устройства, содержащего регистр1 индикации запросов, вспомогательный регистр 2, блок управления 3.Регистр 1 включает триггеры 4-6 первой группы и элементы И 7-9 первойгруппы, вспомогательный регистр 2включает триггеры 10-12 второй группы и элементы И 13-15 второй группы,блок 3 управления включает триггер20 управления, элемент И 18, элемент 19 задержки второй и первыйэлементы ИЛИ 16, 17, входы 21-23 запросов, управляющие входы 24, 25,и выходы 26-28...
Устройство для автоматическогоконтроля больших интегральных cxem
Номер патента: 798841
Опубликовано: 23.01.1981
Авторы: Березов, Сергеев, Чучман
МПК: G01R 31/28, G06F 11/263
Метки: автоматическогоконтроля, больших, интегральных
...одноименных выходах БИС, то генератор 1 тестов останавливается, и блок индикации сигнализирует о неисправности контролируемой БИС 3. При этом в каждом такте проверки дешифратор 9 состояния выводов выявляет те выводы эталонной БИС 4, которые в данный момент находятся в .состоянии логической "1" или "0", и сообщает об этом в блок 8.управления, который выдает е 0 соответствующий сигнал в блок 2 формирования входных сигналов, запрещающий подавать в данном такте на указанные выводы какой-либо двоичный сигнал. 65 При проверке БИС на детерминированных тестах, задаваемых от внешнего источника программ или предварительно записанных в блок памяти,запуска генератора тестов не прОизводится. Последовательность набороввходных сигналов контролируемой...
Устройство для контроля цифровыхблоков
Номер патента: 798842
Опубликовано: 23.01.1981
Авторы: Джагаров, Манукян, Селезнев, Филатов
МПК: G06F 11/22
Метки: цифровыхблоков
...какого-либо из элементовИ 32-43 отсутствует сигнал "2", тона выходе элемента И 60 появитсясигнал "0", а на выходе элемента 61сигнал "1". В результате несовпадения этих сигналов на выходе схемы65 появится сигнал "1", который пройдет элемент 24 запрета, так как наего инверсный вход действует сигнал "0" с вывода пятого разряда регистра 2. Сигнал "1" с выхода 24включит индикатор 66 и по цепи Вчерез элемент ИЛИ 5 остановит генератор 1. Параллельно с описаннымпроцессом при включении "1" на втором разряде регистра 2 сигнал "1"появится на выходах элементов ИЛИ67 и 69, на выходах же элементов ИЛИ68 и 70, будет сигнал "0", так как врассматриваемый такт на выходе элемента ИЛИ 7 действует сигнал "О". Таким образом,на выходе схем сравнения71 и...
Устройство для контроля блокасравнения двух чисел
Номер патента: 798843
Опубликовано: 23.01.1981
МПК: G06F 11/25
Метки: блокасравнения, двух, чисел
...21 отображения блока 15 оценки. При этом загорается индикатор проверки 17 и открывается элемент И б. Одновременно триггер 4 управления открывает второй ключ 2. От генератора импульсов 14 через элемент И б и ключ 2 импульс поступает в счетчик Б 23. При этом оказывается, что в счетчике Б зарегистрирован один импульс, .а в счетчике А - ноль импульсов, в результате чего узлом сравнения 24 формируется сигнал фиг. 2 б) Б)А (тк. 1)0),который переводит триггер 4 управления в другое сОстояние, открывая ключ 1, через который два импульса поступают в счетчик А 22. При поступлении первого из этих двух импульсов в счетчик А прекращается сигнал БА, т. к. в каждом счетчике эапц ано ло одному импульсу, что соответствует равенству двух чисел т. е....
Устройство для контроля цифровыхобектов
Номер патента: 798844
Опубликовано: 23.01.1981
Авторы: Маслов, Поздняков, Праслов, Самсонов, Черномашенцев
МПК: G06F 11/26
Метки: цифровыхобектов
...выполнен щна Д-триггерах и логических элементах И и ИЛИ. Назначение формирователя 7-формирование числового кодадля контролируемого БИС ОЗУ.Формиррватель 8 управляющих сигналов выполнен на регистре двух55цифровых компараторах и двух двоично-десятичных счетчиках, Он предназначен для формирования импульсов сзаданной задержкой относительно импульса пуска и с заданной длитель- ЮОностью,формирователь 9 адреса представляет собой дешифратор, инверторы идвухканальный коммутатор. Блок 9предназначен для выработки адреса со 65 ответствующей ячейки контроля согласно заданному алгоритму.Делитель 10 частоты с программируемым коэффициентом д:.ления представляет собой М -разрядный счетчик и предназначен для заданиячисла обращений от р -ячейки памяти к е...
Система для обработки информации
Номер патента: 798845
Опубликовано: 23.01.1981
Авторы: Жогло, Остапкович, Потылицын
МПК: G06F 17/00, G06K 9/62
Метки: информации
...магазинной памяти б,предназначен для управления записью в магазинную память б.Система работает следующим образом. 40Изменения состояния сканируемого объекта 1 обрабатывается соответствукщими датчиками 2, Изменение логического уровня на выходе какого-либо датчика,2 через шифратор 3 приводит 4 к изменениям комбинаций входных сигналов на входах тех блоков 4 контроля изменения состояний, которым соответствует единица в порядково номере данного датчика, представленного в щ двоичном коде. В результате на выходах блоков 4 контроля изменения состояний появляются импульсы, длительвость которых определяется суммой задержек.Для получения высокой разрешающей способности устройства время длительности импульса должно быть минимальным. После...
Устройство для обнаружения ошибокв информации, представленной b системеостаточных классов
Номер патента: 798846
Опубликовано: 23.01.1981
МПК: G06F 11/08
Метки: информации, классов, обнаружения, ошибокв, представленной, системеостаточных
...спервым входом (О+1) - го элементаИЛИ, второй вход которого являетсяустановочным входом, а выход - соединен с установочными входами входного регистра,-ые выходы кольцевого сднигового регистра(Й 2,3,, П + 2) соединены со входами (и++3)-го элемента ИЛИ.На чертеже представлена структурная схема устройства.Устройство содержит входной регистр 1, кольцевой сдниговый регистр2, преобразователь 3 числа из системы остаточных классов н обобщеннуюпозиционную систему, блок 4 сравнения проекционного числа с константой Р группы элементов И 5 -1,5-2,5-(И . +2), элементы ИЛИ 6-1,6-2.6 в (11 +2)7,.8,Устройство работает следующимобразом. 5 10 15 20 25 ЗО Одновременно с кодом проверяемого числа, который поступает на входной регистр 1, кольцевой...
Адаптивное многоканальное резервиро-bahhoe устройство
Номер патента: 798847
Опубликовано: 23.01.1981
Авторы: Балясников, Зуев, Королев, Парфенов, Свердлов
МПК: G06F 11/20
Метки: адаптивное, многоканальное, резервиро-bahhoe
...Триггеры5 имитации "1" находятся в нулевомсостоянии, когда на вторых входахлогических элементов 6 присутствуетноль. Такое состояние триггера 5имитации "1" обеспечивает наличиенуля на третьих входах логическихэлементов б блоков адаптации 4,Истинность логического элемента б приведена в таблице.Продолжение таблицы г 0 Из таблицы истинности видно, что при наличии логического нуля на втором входе 14 логического элемента б на его выходе повторяется сигнал, поступающий на первый вход логического элемента, При наличии единицы на втором входе 14 логического элемента б и логического нуля на третьем его входе 15 на выходе логического элемента б повторяется сигнал, поступающий на его четвертый вход 16. При наличии единицы на втором входе 14...
Трехканальный резервированныйраспределитель импульсов
Номер патента: 798848
Опубликовано: 23.01.1981
Авторы: Нестеренко, Новиков, Супрун
МПК: G06F 11/20
Метки: импульсов, резервированныйраспределитель, трехканальный
...на выходевырабатывает сигнал, так как на втором его установочном входе присутствует сигнал, подаваемый с шины 10постоянного уровня, а на выходах эле ментов И-ИЛИ 2 с второго по последний разряды сигналы отсутствуют, таккак с выхода первого элемента НЕ 7на их вторые установочные входы сигнал не подается. По заднему фронтупервого синхроимпульса, поступающегос шины 11 еинхроимпульсов на тактовыевходы разрядных 3 К-триггеров 1, навыходах разрядного )К-триггера 1первого разряда устанавливается еди ничный сигнал, а на выходах разряд ных 3 К-триггеров 1 с второго по последний разряды устанавливаются нулевые сигналы. далее очередные синхроимпульсы подтверждают это исходноесостояние разрядных К-триггеров 1, ф 5 а соответственно и состояние...
Устройство для диагностики неисправностей многоярусных пирамидальныхсхем
Номер патента: 798849
Опубликовано: 23.01.1981
Авторы: Авксентьева, Литвин
МПК: G06F 11/22
Метки: диагностики, многоярусных, неисправностей, пирамидальныхсхем
...7 управления, выход которого соединен с первым входом элемента 8 И. Вход 14 управления тактовых 25 сигналов соединен со вторым входом элемента 8 И, а его выход - со счетным входом первого счетчика 9.1,выход которого соединен с первыми входами счетчика 9.2 и сумматора 10.Выход счетчика 9.2 соединен со вторым входом сумматора 10.Единичный вход триггера 7 управления и входы установки в О счетчиков 9.1 и 9,2 соединены с установочным входом устройства 12 в исходное состояние.Выходы счетчиков 9.1, 9.2 и сумматора 10 соединены соответственно со входами дешифраторов 11.1, 11.2 и 11.3. 40Каждый из дешифраторов 11.1, 11.2 и 11.3 представляет собой обычную схему дешифрации дноичного кода в позиционный код, состоит из логических элементов...
Устройство для контроля микросхем
Номер патента: 798850
Опубликовано: 23.01.1981
МПК: G06F 11/22
Метки: микросхем
...элемента И 14 через индикатор 15 знака соединен с выходамиинтегратора 10, Четвертый и пятыйвыходы селектора 12 подключены куправляющим входам соответственно15 первых 9 и вторых 11 ключей.Схема индикатора ориентации зависит как от типа контролируемоймикросхемы, так и от параметра,зависящего от ориентации микросхемы.2 О Предлагаемый для примера вариантиндикатора 7 предназначен для определения ориентации ТТЛ микросхем,с симметричными относительно корпуса микросхемы выводами, работающихот одного источника напряжения.Устройство для контроля микросхемработает следующим образом.После подключения оператором контролируемой микросхемы (микросхемана фиг.1 не показана) к блоку бвыходных контактов, в любой ориентации, по команде "Пуск" все...
Устройство для контроля временивыполнения программ
Номер патента: 798851
Опубликовано: 23.01.1981
Авторы: Безель, Кулатаев, Сигалов
МПК: G06F 11/28
Метки: временивыполнения, программ
...прерывание выполняемой программы и вызов вклинивающей программы по сигналу МВ 2. Единственное назначение вклинивающей программы установить триггер 8 блока 7 автоматического сброса в нулевое состояние.Так как вклинивающая программаочень короткая, то при правильной работе ЦВМ триггер 8 всегда находится в нулевом .состоянии в момент прихода сигнала МВ 2. При этом на выходе элемента И 10 сигнал отсутствует.Если же происходит нарушение в выполнении программы, в результате которого контролируемый участок не закончится в заданный интервал времени, то происходит переполнение счетчика 1 времени, Сигнал переполнения поступает на первые входы блока 2 управления и блока 4 приоритетов, В блоке 2 управления сигнал переполнения счетчика 1...
Устройство для контроля дискретныхобектов
Номер патента: 798852
Опубликовано: 23.01.1981
Авторы: Кирьянов, Соловейчик, Фатеев
МПК: G06F 11/30
Метки: дискретныхобектов
...11, многоканальный коммутатор 12, третин регистр 13 и преобра онатель 14 кода, преобразующийпараллельный код в последовательный.Устройство работает следующим образом,Через селектор б от контролируемого объекта на устройство поступают три управляющих сигнала; запуска, останова и синхронизации, Сигнал"Пуск" определяет начало окна измерения, запуская Формирователь 7. Сигнал "Стоп" определяет конец окна 45измерения, формируя задний фронтстробы. Сигналы синхронизации - этосистемные синхросигналы контролируемого объекта, обеспечивающие синхронный прием данных н регистре 2, Активный Фронт каждого из управляющих сигналов выбирается оператором с помощьюселектора б. Входные сигналы с контролируемого объекта поступают в прибор через блок...
Процессор с реконфигурацией
Номер патента: 798853
Опубликовано: 23.01.1981
Авторы: Гарин, Елисеев, Кондратьев
МПК: G06F 15/00
Метки: процессор, реконфигурацией
...вто- рой 29 и третий 30 элементы ИЛИ, триггер 31 управления, синхровход 32 устройства.Процессор с реконфигурацией работает следующим образом, 20По каждому синхроимпульсу на синхровходе 32 блок 22 формирования синхроимпульсов формирует один из трех синхроимпульсов.(Блок 22 Форми" рования синхроимпульсов может быть 5 реализован с использованием, например, трехраэрядного сдвигового регистра). Каждый иэ трех выходов блока 22 Формирования синхроимпульсов соответствует одному иэ вырабатываемых им синхроимпульсов, Третий выход блока 22 формирования синхроимпульсов через пятый 26 и шестой 27 элементы И, управляемые, соответственно,нулевым и единичным выходами триггера 31 управления, циклически заведен,соответственно, на второй и третий...
Устройство для моделирования сетевыхграфов
Номер патента: 798854
Опубликовано: 23.01.1981
Авторы: Гайдуков, Дроздов, Назаров, Титов
МПК: G06F 15/173, G06G 7/122
Метки: моделирования, сетевыхграфов
...3 на входы всех элементов И 9 и 10. При этом импульсы проходят на входы тех счетчиков 5, соответствующие столбцы матрицы 1 которых моделируют веса дуг, исходящих из начальных узлов. Эти же импульсы через элементы И 10 проходят на счетчики 12 всех вершин граФа, кроме начальной, так как на выходе соответствующего элемента НЕ 8- высокий потенциал.Отсчитав число импульсов, пропорциональное весу моделируемой дуги, счетчик 5 одного из формирователей переполняется, устанавливает в нулевое состояние соответствующий триггер б, и на вход соответствующего элемента И 7 поступает разрешение с нулевого. выхода этого триггера. Если на остальных входах этого элемента И 7 - разрешающие потенциалы, то на его выходе появляется разрешающий сиг....
Устройство цифровой фильтрации
Номер патента: 798855
Опубликовано: 23.01.1981
Авторы: Вычеров, Киселев, Парфенов, Подоляко, Свешников
МПК: G06F 17/10, H03H 17/00
Метки: фильтрации, цифровой
...- схема блокасужения полосы.Устройство содержит блок 1 подавления каналов внеполосного приема,генератор 2 тактовых импульсов,квадратор 3, знаковый перемножитель4, блок 5 сужения полосы, группу де-.лителей б частоты, сумматор 7, фильтр 458 нижних частот.Устройство работает следующим образом.Входной канал от аналого-цифрового преобразователя попадает в блок 1подавления канала внеполосного приема, состоящего из последовательно соединенных цифровых Фильтров нижнихчастот. Параметры его подбираютсятак, чтобы первый нуль амплитудночастотной характеристики приходился 55на 3 Рн. Работой Фильтров нижних частот управляет генератор 2. С выходаблока 1 сигналы поступают в два параллельных блока 5 сужения полосычерез знаковые перемножители 4. Эна-...