Вълков

Номер патента: 834768

Опубликовано: 30.05.1981

Авторы: Виткин, Вълков, Городний, Корнейчук

МПК: G11C 17/00

Метки: запоминающее, постоянное

...со считыванием кода (с) из накопителя 5 иэ накопителя б считывается адресный код числа (Ъ). После считывания (Ь) производится суммирование по модулю два(а)9(с) +(Ь) =(а)я С(с)З(Ь) =(к)Таким образом, при наличии отказов в ячейках корректирующих кодов число обращений к накопителю 5 переменное (либо два, либо три). Поэтому в схему данного устройства необходимо ввести либо сигнальные триггеры, либо в накопителе б дополнительный разряд, указывающий число обращений к накопителю 5. В устройство вводятся дополнительные разряды, при этом если значение дополнительного разряда равно нулю, то выполняются два обращения к накопителю 5, а если единице, то выполняются три обращения.Когда необходимо одно обращение к накопителю 5, тогда не требуется...

Номер патента: 798827

Опубликовано: 23.01.1981

Авторы: Вълков, Корнейчук, Тарасенко, Цветанов, Цонев

МПК: G06F 7/50

Метки: комбинационныйсумматор, параллельный

...1 в 0, На,прямом выходе триггера 8 появляется Р 0 Рр который через элементы И 24 и ИЛИ 23 появляется на выходе 21 староего разряда группы (так как на втором входе элемента И 24 с шины 10 руправление через элемент НЕ 19 подается логическая единица, а на один из входов элемента И 22 с шины 10 управИ 30 р ИЛИ НЕ 31 и элемента ИЛИ 32 (фиг.2) выходом элемента И 9, к входам которого подключены первая дополнительная шина 10 установка и втораядополнительная шина 11 записьрсумматора. Второй вход элемента И 7подключен к второй дополнительнойшине 11 запись. Прямой и инверсный выходы триггера 8 1-ой группыподключены соответственно к входампервого 12 и второго 13 элементов И.группы, выходы которых соединены свходами элемента ИЛИ 14, К вторымвходам...

Номер патента: 736177

Опубликовано: 25.05.1980

Авторы: Бандуровская, Вълков, Городний, Корнейчук, Сосновчик, Шведов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...определяются управляющие коды ком. 20мутатора 10, коюрые записываются в дополнительном накопителе 7, а их адрес в этом накопителе фиксируется в дополнительном накопителе б, при чем для каждойячейки цако.пителя 3 имеется соответствующая ячейка дополнительного накопителя 6,При обращении к накопителю 3 выбираетсясодержимое соответствующей ячейки дополнительного накопителя 6, которое является адресом обращения к дополнительному накопите- золю 7, управляющий код коммутатора 10подключает соответствуюшне выходы регистра11 к разрядам регистра слова 12 в соответ.ствии с управляющим кодом коммутатора10. В числовом канале считанное из накопители 3 слово по запрашиваемому адресу поступает на блок контроля 17, который обнаруживает Р + 1 отказ,...

Номер патента: 733028

Опубликовано: 05.05.1980

Авторы: Бандуровская, Бастрыгин, Вълков, Городний, Корнейчук, Рогожин, Сосновчик

МПК: G11C 17/00

Метки: запоминающее, постоянное

...происходит сравнение соответствующих разрядов адресов. Например, для столбца, который имеет код инвертирования 101010, соответствует группа адресов ХХ 1, следовательно, сравнивается 1 с логическим разрядов поступившего 4 о кода адреса на элементах ЗИ. Если имев место совпадение, то на счетные входы соответствующего разряда регистра ,7 слова поступает сигнал инвертирования. Если совпадения нет, то информация на соответствующей ячейке и соответствующего разряда столбца считывается на регистр 7 слова без изменения. Если выбранный код ин.- вертирования столбца 0000000, то с блока 9 управления поступает сигнал Логический 0 и информация в соответствующем юв разряде регистра 7 слова не инвертируется.Если код инвертирования столбца 1111111,...

Номер патента: 720511

Опубликовано: 05.03.1980

Авторы: Вълков, Городний, Корнейчук, Тестов

МПК: G11C 17/00

Метки: запоминающее, информации, коррекцией, постоянное, считываемой

...устройство, содержащее узел постоянной памяти, узел сменной информа Оции, выходной блок, схемы выборки адреса измененной информации, схему сборки, схему блокировки и схемы считывания измененной информации, в котором адресные шины подключены к первым входам схемы выборки адреса измененной информации, вторые вхо ды которых подключены к элементам, хранящим адрес измененной информации, а их выходы подключены к схеме сборки и первым входам схем считывания измененной информации, вторые входы которых подключены к элементам, хранящим измененную информацию, выход схемы сборки подключен к управляющему входу схемы блокировки, вторые входы которой подключены к выходным шинам узла постоянной памяти, аты И 10, которые соответствую, тссысо...

Номер патента: 641499

Опубликовано: 05.01.1979

Авторы: Вълков, Городний, Корнейчук, Сосновчик

МПК: G11C 17/00

Метки: запоминающее, постоянное

...в тех местах, где необходимо записать логическую 1.Устройство но фиг, 1 работает следующим образом.При возбуждении одной из адресных шин дешифратора 1 иа выходе накопителя 3 получается трансформированный код чис о ла, соответствующего данному адресу, который поступает на входы блоха инвертирования чисел 7, В блоке 7 иивертируются . те разряды, которые принадлежат столбцам, хранящимся в обратном коде в накопителе 3, Полученный код с выходов блока 7 инвертируется в блоке 10, если значение на выходе управляющего элемента 5 после прохождения через блок 7 равно логической 1, или не иивертируется, если эначение на выходе управлякщего элемента 5 равно логическому О.Значения дополнительных разрядов по столбцам хранятся в узле управления 9 (коды...

Номер патента: 637869

Опубликовано: 15.12.1978

Авторы: Аль-Укейли, Вълков, Городний, Корнейчук, Миргородская

МПК: G11C 17/00

Метки: запоминающее, постоянное, устройсство

...записываемого типа. Нулевые отказы в традиционных структурах ПЗУ не оказывак)т влияния, однако при наличии единичных отказов матрица бракуется, Для маскирования влияния единичных отказов необходимо проицвертировать значение записываемых в этих местах разрядов. Так как в предлагаемом устройстве есть возможность инвертировать ко-ды исходной информации по двум диагоналям, то можно маскировать отказы разного типа и тем самым использовать матрицы со значительными отказами. Исхолная инфор. мация преобразуется сначала с целью сок 2 О ращения числа элементов связи накопителя 2, потом исходя из возникших отказов использованной матрицы накопителя снова преобразуют информацию с целью маскирования возникающих отказов. В результате этих обработок...

Номер патента: 627543

Опубликовано: 05.10.1978

Авторы: Вълков, Гордодний, Дичка, Корнейчук

МПК: G11C 17/00

Метки: запоминающее, постоянное

...записываются в элементы связи накопителя 2.На практике в матрице накопителя 2 после изготовления существуют отказы, котэрые могут быть типа ГЕНЕРАТОР 0 (" нулевой дефект) или ГЕНЕРАТОР 1 ( "единичный" дефект) . "Нулевой" дефект имеет место в том случае, если направление возникшего дефекта и направление записываемой инфэрмации сэвпадвют (т.е. имеем дефекты ГЕНЕРАТОР 1, и записывается 1), и единичный дефект при разных направлениях отказа и записываемого бита. В случае, если в местах, где необходимо записать разряды данной группы для бэльшинст 4 Гф ва чисел возникла комбинация нулевых и еди 50 ничных" дефектов, можно осуществить такую коммутацию в блоке 3 коррекции, чтобы эти дефекты "замаскировались", Это имеет место при групповых отказах...

Номер патента: 625248

Опубликовано: 25.09.1978

Авторы: Вълков, Городний, Корнейчук, Тарасенко

МПК: G11C 17/00

Метки: запоминающее, постоянное

...8 и регистр результата 9. Выходырегистра кода функции 1 через дешифратор адреса 2 подключены к входам накопителя 3. Выходы старших (и -ых) разрядов регистров операндов 4, 5 , 6подключены к входам дополнительных дешифраторов 7, выходы ( Г) - 21)-ых разрядов регистров операндов 4, 5 т 6подключены к входам следующего дополнительного дешифратора, Выходы каждогодополнительного дешифратора подсоединены к первым входам элемента И-ИЛИ 8,к вторым входам которого подключены выходы накопителя 3. Выходы элементовфункций перспективно, так как не требуется составление, и минимизация логическихуравнений функций,Постоянное запоминающее устройство для хранения логических функций, содержащее регистр кода функции, соединенный через дешифратор с...

Номер патента: 611253

Опубликовано: 15.06.1978

Авторы: Вълков, Городний, Корнейчук, Миргородская

МПК: G11C 17/00

Метки: запоминающее, постоянное

...блока подключены к первым входам соответствующих сумматоров по модулю два, ко вторым входам которых подсоединены выходы соответствующих элементов И нервой группы, первые входы которых соединены с соответствующими входами шифратора, а вторые - подключены к выходу дополнительного сумматора по модулю два, входы которого соединены с выходами элементов И второй группы, первые входы которых подключены к соответствующим входам дешифратора адреса, а вторые - к соответствующим выходам шифратора, входыны с выходами регистрав местах, где должны быть записаны "1".Для максирования дефектов такого вида информацию, которая должна хранить матр- ца, следует закодировать ог эеделенным об разом, а при считывании декодировать при 5 помощи соответствующего...

Номер патента: 597009

Опубликовано: 05.03.1978

Авторы: Вълков, Городний, Кириченко, Корнейчук

МПК: G11C 17/00

Метки: запоминающее, постоянное

...использовать только матрицы накопителей, в которых есть о 0только отказы кратности К.Белью изобретения является повышениенадежности устройства,Эта цепь достигается тем, что устройство содержит вычитатель и третий накопи тель, ко входам которого подключены выходы дещифратора адреса, Одни выходы пер. яого и третьего накопителей через сумматор по модулю дм, а другие непосредствен но подключены к соответствукхпим входам вычитатепя,На чертеже дана структурная схема предлагаемого устройстм.Устройство содержит дешифратор адреса 1, первый 2, второй 3 и третий 4 накопители, двухвходовой сумматор по модулю дм 5, вычитатепь 6 и дешифратор коррекции 7Устройство работает следуюшим образомТираж 717 . Подписноественного комитета Совета Министров...

Номер патента: 590733

Опубликовано: 30.01.1978

Авторы: Бойчев, Вълков, Корнейчук, Тарасенко

МПК: G06F 7/38

Метки: вычисления, логарифмов, чисел

..."- , т. е. делаем пробу для определения разряда с весом 2.Если х=е, то у=2.При х(е"- проба неудачна, значение разряда у с весом 2 равно логическому О, а в следующем такте сравниваем х с е После (1+т) проб мы определяем значения всех разрядов у.В начале вычисления в регистре числа 1 записан двоичный код х, а в накопителе 2 в последовательном порядке записаны коды чисел е 2 е 2 е 2 е 2 е 2 - т а в кольцевом регистре 5 записан код 1000О, так, чтобы единица возбуждала(+т - 1адресную шину кода е-. При поступлении сигнала Начало вычисления на вход 26 блока управления 8 в зависимости от того, какой сигнал поступает со схемы сравнения 4, а они могут быть Больше, Равно и Меньше, блок управления 8 выдает различные последовательности сигналов. Если...

Номер патента: 590729

Опубликовано: 30.01.1978

Авторы: Бойчев, Булах, Вълков, Корнейчук, Тарасенко

МПК: G06F 7/38

Метки: возведения, вторую, степень, третью

...Операция суммирования осуществляется по сигналу с третьего выхода 12 блока управления 8, который открывает элементы И б и 7 для пе редачи соответствующих кодов на сумматоры 4 и 5. В результате первого суммирования в регистре слагаемых 2 формируется код первого слагаемого ряда - 0,5 х, а в регистре ре. зультата - нуль. Одновременно с вьсполне нием суммирования на вход вычитающего счетчика поступает единица, и код счетчика уменьшается с единицей.После выполнения операции суммирование по команде с первого выхода 18 блока 15 управления 8 осуществляется сдвиг на один разряд в сторону старших разрядов в регист. ре операнда 1, в результате чего в этом регистре получается код х. Для формирования остальных слагаемых ряда с 1) и для получения...