Архив за 1981 год

Номер патента: 798796

Опубликовано: 23.01.1981

Авторы: Фомин, Шмаенок

МПК: G06F 3/153

Метки: ин-формации, отображения, экране, элт

...положенияО точки внутри знакоместа. дят либо, как и в режиме фЗапись",либо номером вектора или знака настроке развертки. Производится дешиФрация команды "Стирание", котораякорректирует значение ячеек блока5 памяти числа векторов и знаков,Если ранее и блок 4 памяти векторови знаков записано е векторов и знаков, начииакщихся на 1"ой строкеразвертки, то при последующем стирании К векторов и знаков, начинающихся иа той же строке развертки,содержимое -ой ячейки блсе 5 памяти числа векторов и знаков изменится на щ - К. Стирание информацавв блоке 4 производится блокировкой 13 рециркуляции ее цепи.Для дальнейшей обработки иНформа-.,ция нз блока 4 пересылается в блок6 памяти текущих значений по сигналам с блока 3 управления. З 1 Блок 6...

Номер патента: 798797

Опубликовано: 23.01.1981

Авторы: Асцатуров, Коротаев, Пыхтин

МПК: H03M 13/27

Метки: избыточныйциклический, код, кода, преобразованиядвоичного

...такте кодирования либо выполняет сложение по модулю основания кода информационного полуслова А(х) и порождаЮ 10щего полинома 6(х) и передает ре"зультат в первый регистр контрольных символов 13, либо передает полуслово А(к) в регистр 13. Второйблок многовходовых сумматоров 12передает во второй регистр контроль"ных символов 15 информационное полуслово В(х) без изменений,Далее, по сигналам блока управления 3 содержимое регистров контрольных символов 13 и 15 сдвигается наодин разряд влево. В этот же момент(фиг.2) через цепи обратной связи,иэлементы ИЛИ 22 н 25 циклически сдви"гается содержимое регистров 23 и 26блока регистров 10, В следующем такте кодирования блок регистров 10вновь опрашивает содержимое старшихразрядов регистров 23 и...

Номер патента: 798798

Опубликовано: 23.01.1981

Авторы: Грибков, Мымриков

МПК: G06F 5/02

Метки: двоичныхчисел, десятичные, дробных

...часть кода суммы с выходов полусумматора и сумматоров26, 28 и 29 ИЛИ 22 и И 16 записывается в первый регистр 30. При поступлении очередного синхроимпульса на вход 3 код дробной части суммы из первого регистра 30 переписывается во второй регистр 36, с выходов которого через группу элементов ИЛИ 17 поступает на входы двоичного сумматора 23 и умножается на число 10 (1010). Этим же синхросигналом в регистре сдвига б единица сдвигается в следующий разряд, отчего группа элементов И 10 и элемент И 7 запираются, а при поступлении очередного синхросигнала на вход 4 на выходе элемента И 8 появился сигнал приема второго числа, которое записывается в тетраду 43 выходного регистра 45. Этот процесс поочередного выделения разрядов десятичного...

Номер патента: 798799

Опубликовано: 23.01.1981

Автор: Яночкин

МПК: G06F 5/02

Метки: двоично-десятичногокода, код, обратный

...преобразования вобратный код.Преобразователь параллельногопотенционального типа, обеспечиваетна своих выходах двоично-десятичныйкод, обратный коду с весами 1, 2,4 и 3, поданному на входы при наличии сигнала преобразования в обратный код на входе 7 и инверсного зна,чения этого сигнала на входе 2.Приотсутствии сигнала преобразования вобратный код число, поданное на входы преобразователя, проходит на еговыходы без изменения.Преобразователь работает следУю-,щим образом.Первый разряд входного кода проходит на выход в инверсном виде, т.е.на вход элемента 3 "исключающееИЛИ" со входа 7 преобразователя поступает единичное значение. Второйразряд в прямом и обратном двоичнодесятичном коде совпадает,Третий разряд обратного кода равен инверсному...

Номер патента: 798800

Опубликовано: 23.01.1981

Авторы: Демченко, Марютин

МПК: G06F 5/02

Метки: двоично-десятичногокода, двоичный

...эквивалентов.: Выходы первого 3 и второго 4 блоков хранения двоичных эквивалентов соединены, соответственно:, с первым и вторым входами накапливающего сумматора 5, Количество двоичных разрядов на выходе первого 3 и второго 4 блоков хранения двоичных эквивалентов, а также 55 разрядность накапливающего сумматора 5 определяетсячислом двоичных раз. рядов, содержащихся в двоичном эквиваленте старшего разрядапреобразуемого десятичного числа. ЬОПредлагаемый преобразователь рабо. Тает следующим образом.Преобразуемое число в двочнно-десятичномкоде через вход 7 поразрядно поступает.на вход регистра 1 тет рады. При этом каждый разряд исходного числа представлен в виде двух слагаемых"(А + В) 10 С, где А можетбыть любым из чисел 1, 2 и 3, а...

Номер патента: 798801

Опубликовано: 23.01.1981

Авторы: Малюгин, Прангишвили, Ускач

МПК: G06F 7/00

Метки: вычислительная, однородная, среда

...памяти. Вход 4 каждой матрицы памяти соединен с (общим) регистром 5 кода операций. Количество матриц программируемой памяти равно количеству элементов среды.Устройство работает следующим образом. В каждую матрицу заранее, записываются коды функций, которые элемент должен выполнять при реализа-ции всего набора операций. Код, сни" маемый с регистра, поступает в каждую матрицу памяти. Информация, записанная в матрицу памяти и считанная по,ступающим кодом, однозначно определя ет функцию, реализуемую элементом среды.В кажд,ется инфоконкретноодному ко ую матрицу памяти записывармация, предназначенная дляго элемента, поэтому поду, снимаемому с регистра,798801 Формула изобретения ставитель М.ускачхредН. Ковалева ректор Н. Гри горун ктор...

Номер патента: 798802

Опубликовано: 23.01.1981

Автор: Шалыто

МПК: G06F 7/00

Метки: логическиймодуль, многофункциональный

...вход второго элемента И являются вторым входоммодуля, о т л и ч а ю щ и й с я тем,что, с целью расширения функциональных возможностей за счет,реализациивсех Формул, трех переменных в базисеИ, ИЛИ, НЕ вторые входы третьего,четвертого, пятого, шестого элементов И соединены с выходами четвертого, пятого, шестого, седьмого элементов ИЛИ, первые и вторые входы которых - с выходами соответственно седьмого, восьмого, девятого, десятого,одиннадцатого, двенадцатого, тринадцатого, четырнадцатого элемент.н И,первые входы которых соединены с нкИз табл. 2 следует, что входы 1 и 2 при реализации рассматриваемых формул из 2 букв могут использоваться только как информационные, а входы 40 3, 4, 5 и 6 - только как настроечные. Настройка модуля на...

Номер патента: 798803

Опубликовано: 23.01.1981

Автор: Денисенко

МПК: G06F 7/00

Метки: асооциативная, однородная, среда

...к рассматриваемому моменту времени в матрице уже записано неко. - торое число сигнальных образцов. Новый цикл записи начинается с предъявления столбцу 5 информации о новом образе. На его выходах формируется сигнальный образ в виде пространственного двоичного кода, поступающий по шинам распространения сигнала выделения звеньев 7 на ячейки столбца 2По окончании переходных процессовячейки готовы к участию в построениидерева сигнальных путей, связанногос записью нового сигнального образца.Цикл записи образа в классифицирующую среду начинается подачей единичного импульса пуска в триггер 10 .При этом триггер 10 управляющего блока 8 устанавливается в нулевое состояние и выдает разрешения элементу И 11,данного блока на пропуск тактовых...

Номер патента: 798804

Опубликовано: 23.01.1981

Авторы: Артюхов, Шалыто

МПК: G06F 7/00

Метки: однородной, среды, ячейка

...среда, построенная на основе предлагаемой ячейки, являет. ся универсальной в классе произвольных ДНФ, но в отличие от среды, построенной на базе ячейки Шорта, является также универсальной в классе про- бО извольных КНФ.Структура, построенная на основе предлагаемой ячейки, является также универсальной в классе произвольных формул (в том числе и любых скобоч- б 5ъ с первыми нходами третьего элемент.И и четвертого элемента ИЛИ, нторыевходы которых соединены и являютсячетвертым входом ячейки, причем пятыйвход ячейки соединен с вторым входомпятого элемента И.5На фиг . 1 показана схема ячейки;на фиг. 2-4 - возможные соединенияячеек н среде .Ячейка содержит входы 1-5, элементы И .6-10, элементы. ИЛИ 11-15, ныхо рды 16 и 17,Структура...

Номер патента: 798805

Опубликовано: 23.01.1981

Авторы: Алдабаев, Диденко, Загарий, Конарев, Коновалов, Ручинский

МПК: G06F 7/00

Метки: булевыхфункций, вычисления

...образом.На информационный вход первого узла 1 инвертирования подается бит инФормации ИН . При наличии оператора "/" инвертирования, поступающего с управляющего входа устройства на управляющий вход первого узла 1 инвертирования, в последнем производится инвертирование информации И 8, поступившей на информационный вход. Обработанная таким образом информацияподается на первый вход триггера 2операций.При наличии на управляющем входеустройства оператора ":" начала пред ложения триггер 8 окончания операцийустанавливается в нулевое состояниеи при наличии сигнала "х" конъюнктивной формы триггер 2 операций и тригрег 3 конъюнктивной формы устанавли ваются в единичные состояния, а приотсутствии оператора "и" конъюнктивной формы в триггер 2...

Номер патента: 798806

Опубликовано: 23.01.1981

Авторы: Артюхов, Вольский, Шалыто

МПК: G06F 7/00

Метки: логический, модуль

...минимально и при указанных функциональных возможностях не может быть снижено. Формула изобретения4 Логический модуль, содержащий два элемента И, два элемента ИЛИ, причем первый вход модуля соединен с первым входом первого элемента ИЛИ, второй 50 вход модуля оединен с первые входомпервого элемента И, выход первогоэлемента ИЛИ и третий вход модулясоединены с входами второго элементаИ, выход которого соединен с первымвходом второго элемента ИЛИ, выходкоторого является выходом модуля,о т л и ч а ю щ и й с я тем, что,с целью расширения функциональныхвоэможностей за счет реализации всехформул из трех букв, он содержит третий элемент И и два элемента НБ, причем четвертый вход модуля соединенчерез первый элемент ИЕ с вторым входом первого...

Номер патента: 798807

Опубликовано: 23.01.1981

Авторы: Викторов, Орел, Романкевич

МПК: G06F 7/00

Метки: комбинаторное

..."5 ф. Единичный сигнал с Выхода схемы 8 сравнения проходит иа входы вычитающих счетчиков 14, 15 и 16 и устанавливает их в рабочие состояния соответственно "1", "2" и "3" . С выходов блока 2 памяти на входы делителя блока 4 целочисленного деления поступают :игналы (ОО 110) =(6). После окончания операции целочисленного деления остаток(0 000 001)=(1)1 в становится делимым. Единичный сигнал с выхода 6 блока 4 целочисленного деления открывает элементы И группы 5 и разрешает выдачу кода частного (010)д =(2) на первую группу входов схем 7-11 сравнения. Единичный сигнал с выхода конца операции 6 деления проходит на вход блока памяти . Единичный сигнал с выхода конца операции деления 6 поступает на вход счетчика 22 и устанавливает его в состояние...

Номер патента: 798808

Опубликовано: 23.01.1981

Авторы: Визирев, Вылков, Донианц, Дончева, Лазарев, Пийль

МПК: G06F 7/00

Метки: вычислительная, однородная, среда

...операции "з . Операции "и", "к" "л" и фм" используются,цля обхода нейсправныхучастков. среды. 26Введение дополнительных настраиваемых коммутаторов магистральных шин среды позволяет повысить ее надежность за счет восстановления ее работоспособности путем локализации неис- д правных участков и их последующего обхода по свободным магистральнымшинамФормула изобретенияОднородная вычислительная среда,содержащая матрицу И" вычислительныхячеек, причем первый и второй входыкаждой вычислительной ячейки соединены с соответствующей горизонтальнойи вертикальной шиной, о т л и ч а ю -щ а я с я тем, что, с целью повышения надежности она содержит 2 И коммутаторов и 2 И блоков настройки, причем информационные входы -го-той вертикальной и 1-ой...

Номер патента: 798809

Опубликовано: 23.01.1981

Авторы: Бындыч, Евстрат, Мураховская, Мураховский, Скрипник

МПК: G06F 7/02

Метки: двоичных, сравнения, чисел

...соединены с входами переносов устройства.На чертеже изображена блок-схема устройства.ОУстройство содержит поразрядные ".узлы 1, 1, 1,1 и, сравнения, каждый из которых состоит из элементов И-НЕ 2"4, узлы 54, 5, 5 э,5 И 5 и+, переноса каждый из которых состоит из элементов И-НЕ б и 7, входи 0 8 и 9 переносов, выходы 10 и 11 входы 12, 12, 123,12131, 13,13, 13 и. сравниваемых чисел.Устройство работает следующим обжзом, б 5 Поразрядные узлы 1 А, 1 , ,1 ,сравнения при равенстве чйсел в разряде образуют единичные уровни на первом и втором своих выходах. При соотношении кодов, когда соответствующийразряд первого кода меньше (больше)данного разряда второго кода, на первом выходе поразрядного узла сравнения образуется единичный...

Номер патента: 798810

Опубликовано: 23.01.1981

Авторы: Карачун, Михайлецкий, Романкевич, Соловей

МПК: G06F 7/02

Метки: весов, кодов, сравнения

...ИЛИ 8 на вход 1+1 разряда регистра. Если в (1+1) -ом разряде двоичного числа оказывается код 0, то сигнал через элемент запрета 7 и элемент ИЛИ 8 следующего (1+1) -го поразрядного узла сравнения поступает на вход (1+2)-го разряда регистра. Распространение сигнала записи единицы происходить до того разряда регистра 1 сдвига, на выходе которого элемент запрета 7 поразрядного узла сравнения оказывается закрытым единичным сигналом, поступающим по информационному входу 21+, при этом во все эти разряды записывается код единицы за один такт. В следующем такте код единицы с выхода регистра 1 сдвига через открытый единичным сигналом элемент И 6 в (1+1)-ом разряде и элемент ИЛИ 8 запишется в следующий разряд 1 регистра, или в зависимости от...

Номер патента: 798811

Опубликовано: 23.01.1981

Автор: Гуревич

МПК: G06F 7/02

Метки: двоич-ных, сравнения, чисел

...содержит и триггеров 1, 1- 1, элементы И 2, 2- 2 и, элеменж ИЛИ 3. "Ну 4 управления 25 выход устройства 5, шину 6 синхронизации и информационные входы 7, 72- 7, па одному на каждую схему И 2,Устройство работает следующим образом.По шине 4 управления поступает 30 единичный сигнал, устанавливающий все триггеры 14, 12- 1, в единичное состояние, После снятия этого сигнала по всем информационным входам 7 поступает старший разряд всех одно- З 5 временно и чисел на соответствующие входы элементов И 2. При этом на выходе элемента ИЛИ 3 появляется сигнал, соответствующий значению старшего разряда максимального из двоич- що ных чисел. Этот сигнал равен единице, если хотя бы одно иэ чисел в данном разряде содержит единицу и...

Номер патента: 798812

Опубликовано: 23.01.1981

Авторы: Аллахвердов, Бабаев, Гасанов, Каллиников

МПК: G06F 7/04

Метки: нуль-орган, цифровой

...37 частоты поступают на входы узла 27 вычитания частот, на выходе которо го образуется последовательность импульсов со средней частотойдРт(С 1 1)= )сдйт(С1),пропорциональной приращению текущей частоты эа время (1-1)-го периода. В управляемом делителе 36 в 5 частоты частота ЬГ(С 1), поступающая с выхода узла 26 вычитания частот, делится на коэФфициент Бт 1 . На выходе управляемого делителя 36 частоты образуется последовательностдь импульсов с частотой Рт(С)= - Г(С )- Г.т 1, в пропорциональной среднему значению первой производной по времени текущей частоты в д-ом периоде. В управляемом делителе 38 частоты частота ЬГ(С 1), поступающая с выхода узла 27 вычитания частот делится йа коэффициент Бт, . На выходе управляемого делителя 38 частоты...

Номер патента: 798813

Опубликовано: 23.01.1981

Авторы: Итина, Лошкарев

МПК: G06F 7/04

Метки: сравнения, чисел

...тем, что в устройстве для сравнения чисел, содержащем счетчики, генератор, элементы И, ИЛИ-НЕ, в узлов сравнения, причем выход генератора соединен с первым входом первого элемента И, второй вход которого подключен к шине управления устройства, а выход - к информационному входу первого счетчика, выход генератора соединен с первым входом первого элемента ИЛИ-НЕ, выход которого соединен с информационным входом второго счетчика, кажформировать сигнал окончания сравнения.Формула изобретения1. Устройство для сравнения чисел, содержащее счетчики, генератор, элементы И, ИЛИ-НЕ, и узлов сравнения, причем выход генератора соединен с первым входом первого элемента И, второй вход которого подключен к ши-не управления устройства, а выходк...

Номер патента: 798814

Опубликовано: 23.01.1981

Автор: Дуда

МПК: G06F 7/04

Метки: сравнения, чисел

...регистра 2 сдвига возникает нулевой сигнал, который запрещает сдвиг числав данном регистре сдвига. После второго тактового сигнала в регистре1 сдвига записываются значения 50первого и второго сравниваемыхсигналов. Если значения этихсигналов не равны, т.е. на информационный вход 8 устройства поступаетодин сравниваемый сигнал, а второй 55отсутствует, то на выходе элементаб равнозначности нулевой сигналТак как на выходе элемента б равнозначности и на инверсном выходе регистра 2 сдвига нулевые сигналы,то на выходе элемента ИЛИ 5 тоже 60нулевой .сигнал, который запрещаетпоступление тактовых сигналов черезэлемент И 3. При этом на выходеустройства, 10 нулевой сигнал означает, что значение первого и второ-65 го сравниваемых сигналов, поступивших...

Номер патента: 798815

Опубликовано: 23.01.1981

Автор: Дуда

МПК: G06F 7/04

Метки: сравнения, чисел

...числа на шину 18 управления, через элементы И 7 и ИЛИ 10 перезаписынает содержимое регистра 2 сдвига в кольцевой регистр 1, через элемент 17 задержки устанавливает триггер 16 в нулевое состояние и стирает содержимое регистра 2 сдвига.При поступлении второго и последующих чисел на информационный вход 19 на шине 20 управления должен быть единичный сигнал, вследствие чего на выходе элемента НЕ 13 - нулевой сигнал. Код второго числа также записывается в регистр 2 сдвига. С приходом кода второго числа на ныходе кольцевого регистра 1 появляется код предыдущего числа. Входной код и код кольцевого регистра 1 синхронно одноименными разрядами в прямом и инверсном виде через элементы НЕ 12, 14 поступают на элементы И 4, 5, где проводится их...

Номер патента: 798816

Опубликовано: 23.01.1981

Авторы: Петров, Тощева

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...установки устройства подключен ко вторым входам элементов ИЛИ,На чертеже представлена блок-схемаустройства,Устройство содержит 7-К триггеры 1 и 2, элементы ИЛИ 3 и 4, элемент ИЛИ-НЕ 5, элементы НЕ 6 и 7, информационные входы 8 и 9, выходы устройства 10,11 и 12, вход 13 синхронизации, вход 14 начальной установки.Устройство работает следующим образом.Перед началом работы 7-К триггеры 1 и 2 устройства устанавливаются в нулевое состояние. Двоичные последовательные коды А и В поступают на информационные входы 8 и 9 старшими разрядами вперед и синхронизируются импульсами, которые поступают на вход синхронизации 13. После прохождения кодов на одном из выходов устройства 10,11 и 12 появляется сигнал "1", соответствующий отношениям А )В,...

Номер патента: 798817

Опубликовано: 23.01.1981

Автор: Дуда

МПК: G06F 7/04

Метки: сравнения, чисел

...28 схемы 5 сравнения единичный сигнал. Сигнал сброса, поступающий после первого числа на вход- И ную шину 27, через элементы И 7, И 9, ИЛИ 16 и И 10 переписывает это число из счетчика 1 в регистр 2 сдвига. При этом сигнал сброса через элемент 21 задержки уст-навливает щ триггер 6 в единичное состояние, а затем через элементы И 14 и ИЛИ 18 - счетчик 1 в исходном состоянии.Второе число, поступающее на информационный вход 26, также записывается через элемент И 13 в счетчик 1.Если второе число окажется больше или равно первому числу, записанному в регистре 2 сдвига, то на выходе 28 схемы 5 сравнения единичный сигнал. 0 Поступающий после числа на входную шину 27 сигнал сброса через элемент И 7, ИЛИ 16,. И 10 и ИЛИ 17 устанавливает регистр...

Номер патента: 798818

Опубликовано: 23.01.1981

Авторы: Логачев, Севастов, Смирнов

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...в единичное и нулевое положения, при этом с инверсного.И 13,но на его выход не проходит, ввиду наличия запрещающего потенциала на втором входе, подаваемого свыхода элемента И-НЕ 24,Импульс сброса, поступающий после числа на шину сброса 25, устанавливает счетчики 2 и 3 в нулевое положение, причем на вход сброса счетчика 3 импульс попадает через элементИ 15 тот же импульс через элементИЛИ 20 поступает на информационныйвход счетчика 1, увеличивая записанное в нем на 1.Таким образом, в счетчике 1 записывается первое число. Пройдя эле"мент задержки 10,импульс сброса поступает на вторые входы элементовИ 14,16, на первых входах которыхприсутствуют разрешающие потенциалы,проходит их и элемент ИЛИ 18 и, поступая на вторые входы группы...

Номер патента: 798819

Опубликовано: 23.01.1981

Авторы: Запольский, Костинский, Мойса, Орлова, Подгорнов

МПК: G06F 7/38

Метки: нормализации, чисел

...управляющих потенциалов соответственно на первоми втором входах счетчика 10 и сдвигающих регистрах 6-9Элемент И 2 служит для блокировки сигнала переполнения на шине 1,когда отсутствует разрешающий сигнална шине 3.Анализатор 15 представляет собойэлемент ИЛИ-НЕ на пять входов, на первый, второй, третий и четвертый входы которого поступают с вторых выходов сдвигающих регистров 6-9 старшие биты, а на пятый вход пода ется значение триггера 12, Анализа- тор 15 служит для анализа старшей тетрады на 0 (старшие биты сдвигаю 1 дих регистров 6-9 составляют старшую тетраду числа)и наличия переполнения. ;ЩПервые выходы счетчика 10 и сдвигающих регистров 6-9 соединены с шиной 14 в следующей последовательности: разряды 0-7 счетчика 10...

Номер патента: 798820

Опубликовано: 23.01.1981

Авторы: Гусев, Иванов, Михайлов, Шагивалеев, Ярмухаметов

МПК: G06F 7/38

Метки: информации, сдвига

...27 И объединены и подключены к управляющему входу 9 входного коммутатора 1.Другие входы 33 элементов 28 И такжеобъединены и подключены к управляющему входу 9 входного коммутатора 1через элемент 34 НЕ,Выходы элементов 28 и 27 И каждой)группы 23-26 подключены ко входамэлемента 29 ИЛИ той же группы.Выходы элементов 29 ИЛИ являютсясоответствующими выходами 3 входного коммутатора 1, причем выход элемента 29 ИЛИ каждой группы 23-26подключен ко входной шине 16 (фиг.2),соединенной со строкой 13 матрицы 4(соединение не показано), имеющейтот же номер, что и связанная с ней1 группа 23-26 (Фиг.5) входного коммутатора 1.На Фиг.б показан пример выполнения выходного коммутатора б. Он собран по той же схеме, что и входной3) коммутатор 1 и содержит...

Номер патента: 798821

Опубликовано: 23.01.1981

Автор: Чуватин

МПК: G06F 7/38

Метки: арифметическое

...на предыдущей итерацйи, во втором суммато"ре 9 происходит операция сложения(вычнтания) поступивших в него величин х и У 2 - , т.е. на выходахвторого сумматора 9 образуется вели;чина х = х,+Ч, 2 " . В концепервого такта величина у передч+4ется из первого сумматора 8 на пятыйрегистр 5,.а величина Ч, передается иэ пятого регистра 5 в первый регистр 1. Одновременно величина х +передается из второго сумматора 9 втретий регистр 3, а величина х 4+передается из третьего регистра 3 во.второй регистр 2.По окончании второго такта с выхода знакового разряда первого регистра 1 снимается значение функции,показывающей направление вращениявекторов= в 1 дп(-Ч+,), котороеиспользуется при выполнении следующей (1+1)-ой итерации.После и-кратного...

Номер патента: 798822

Опубликовано: 23.01.1981

Авторы: Астров, Лейтан, Рогинская

МПК: G06F 7/38

Метки: арифметическое

...сум" матора, выход которого соединен со входом первой тетрады регистра результата, выход которой соединен со входом блока коррекции, выход которого подключен ко входу второй тет рады регистра результатаНа чертеже представлена блок-схема устройства.Устройство содержит регисТр результата, состоящий из п-тетрад регист ра 1 и первой тетрады регистра 2, ,сумматора 3 блока 4 коррекции, элемента И 5.Арифметическое устройство работает следующим образом.Хранение информации в старшей тетраде 2 и остальных тетрадах регистра 1 в режиме отсутствия арифметической операции происходит путем циркуляции информации с выхода регистРа 1 через 45 элемент И 5 на вход сумматора 3 при наличии признака на входе б. На второй вход сумматора по входу 7 в этом...

Номер патента: 798823

Опубликовано: 23.01.1981

Авторы: Байков, Смолов, Чуватин

МПК: G06F 7/38

Метки: арифметическое

...четвертйе входы сумматора 5, В заЗ 5 висимости от значения величины ,полученной на предыдущей итераций, всумматоре 5 происходит операция сложения (вычитания), поступивших в неговеличин у и х 2 ", т.е. на выходахсумматора 5 образуется величина у+==у+ 2-"Х. В конце первого тактавеличийа упередается из сумматора 5 в пятйй регистр 7, одновременновеличина у передается из пятого регистра 7 в третий регистр 3, а величи 45 на Ч из третьего регистра 3 передается в первый регистр 1.Во втором такте величина х извторого регистра 2 поступает йа вторые входы сумматора 5. Величина у,50 из первого регистра 1 поступает напервые входы блока б сдвига, где сдвигается на 1-разрядов вправо, т.е.на выходах блока б сдвига образуетсявеличина у; 2 " , которая...

Номер патента: 798824

Опубликовано: 23.01.1981

Автор: Чуватин

МПК: G06F 7/38

Метки: арифметическое

...ко входу блока сдвига, первый, второй и третий входысумматора подключены, соответственно,к выходам второпо регистра, блока Ясдвига и третьего регистра. Выходсумматора подключен ко входампервогр и третьего регистров, соответственно, вторые входы первого, второгои третьего регистров и управляющий увход сумматора соединены с первым,вторым, третьим и четвертым входамиустройства, соответственно, а выхбдыпервого, второго и третьего регистров соединены, соответственно, сперным, вторым и третьим выходами ф 0устройства, дополнительно выход сумматора подключен к .третьему входувторого регистра.На чертеже показана блок-схемаарифметического устройства. 65 Арифметическое устройство содержит первый 1,второй 2 и третий 3 регистры, соответственно, блок...

Номер патента: 798825

Опубликовано: 23.01.1981

Авторы: Мельник, Черкасский

МПК: G06F 7/38

Метки: арифметическое

...10 с дополнительнымиразрядами 11, триггер 12, выход 13которого соединен со входом и-го разряда регистра 5, регистр 14, управт 25 ляющие шины 15, 16 и 17, блок анализа 18, коммутатор 19.Первые входы элементов И 1, 2 янляются входами 20 устройства, вторыевходы соединены с управляющими шинами 17 и 16 умножения и делания, соответственно. Выходы элементов И 1,2 (причем выход элемента И 2 - инверсный) объединены элементом ИЛИ 3. Выходы логических блоков (которыми являются выходы элементов ИЛИ 3) соеЗ 5 динены с соответствующими входамирегистра 4 первой ячейки, кроме первого входа регистра 4, соединенногос выходом логического блока черезкоммутатор 19.4 О Первая группа входов элементаИ-ИЛИ 8 коммутатора б соединена суправляющей шиной...