Устройство для контроля блокасравнения двух чисел

О П ИСАНИЕИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(51)М. Кл 22) Заявлеио 120778 (21) 2644549/18-24 с присоединением заявки Йо(23) приоритет С 06 Р 11/00 Государственный комитет СССР по дедам изобретений и открытийДата опубликования описания 250181(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЧ БЛОКА СРАВНЕНИЯ ДВУХ ЧИСЕЛ Изобретение относится к вычислительной технике и может использоваться в измерительной технике.Известно устройство проверки логических схем, содержащее блок ввода, блок памяти, регистр настройки, коммутатор, проверяемый узел, блок сравнения.и блок индикации 11,Недостатком таких устройств является их сложность и высокая стоимость оборудования.Наиболее близким по технической сущности к предлагаемому является устройство для контроля дискретных логических схем, содержащее генератор импульсов, счетчик, развязывающее устройство, эталонный блок, блок согласовайия, схему сравнения, элемент ИЛИ, элемент И, формирователь импульсов, блок оценки и элемент ИЛИ-НЕ, при этом выход генератора импульсов соединен со входом . счетчика, выходы которого через развязывающее устройство соединены со входами проверяемого и эталонного блоков, выходы которых через блоки оценки, схему сравнения первый эле мент ИЛИ, первый элемент И, ко входу которого подключен генератор импульсов через формирователь импульсов,соединечы со входами триггера оценки, а входы проверяемого блока через элемент ИЛИ-НЕ и входы эталонного блока через второй элемент ИЛИ соединены со входами второго элемента И, выход которого соединен со вторым входом первого элемента ИЛИ 21Недостатком известного устройства является невозможность определения неисправного участка проверяемой схемы.Цель изобретения - расширение Функциональных возможностей за счет автоматизации пооперационной проверки с регистрацией номера неисправной операции.Для достижения поставленной цели в устройство для проверки блока сравнения двух чисел, содержащего трехвходовой элемент И, сумматор, элемент НЕ, элемент ИЛИ, генератор импульсов и блок оценки, включающий индикатор проверки, итсдикатор исправности, индикатор неисправности, триггер проверки, триггер отображения и двухвходовой элемент И, при этом первый вход трехвходового элемента И подключей к выходу триггера отображения ко входу индикатора неисправности и к первому входу двухвходового элемента И, второй вход которого соединен со входом индикатора проверки и первым выходом триггера проверки, второй выход которого подключен ко второму входу трехвходового элемента И, третий вход которого соединен со входом генератора импульсов, первые входы триггера проверки и триггера отображения объединены и являются входом пуска устройства, выход двухвходового элемента И подключен ко входу индикатора исправности, второй .вход триггера отображения соединен с выходом элемента ИЛИ, первый вход которого соединен с выходом элемента НЕ, вход которого подключен к выходу сумматора, введены элементы И, триг гер управления, делитель частоты, элемент И-НЕ, элемент ИЛИ-НЕ, блок индикации и счетчик циклов, при этом первый вход первого элемента .И подключен к первому выходу триггера уп- Щ равления, второй выход которого соединен с первым входом второго элемента И, второй вход которого объединен со вторьж входом первого элемента И и подключен к выхоДУ трехвходового элемента И и к первому входу делителя частоты, второй вход которого соединен с первым. входом контролируемого блока сравнения двух чисел и со счетным входом триггера управления, единичный и нулевой вход которо- ЗО го объединены с соответствующими входами элемента ИЛИ-НЕ и подключены соответственно к первому и второму выходу контролируемого блока сравнения двух чисел, второй и третий 35 входы которого подключены соответственно к выходу первого и второго элементов И, четвертый вход контролируемого блока сравнения двух чисел является пусковым входом устрой ства и объединен с первым входом триггера проверки и с первым входом счетчика циклов, первый выход которого подключен ко второму входу триггера проверки и к первому входу элемента И-НЕ, второй вход которого подключен к выходу элемента ИЛИ-НЕ и к первому входу сумматора, а выход соединен со вторым входом элемента ИЛИ, второй вход сумматора соединен с выходом делителя частоты и со вто ф рым входом счетчика циклов, второй выхоД которого соединен со входом блока индикации.На фиг. 1 представлена структурная схема устройства; на фиг. 2 - диаграмма его работы.Устройство содержит ключи 1 и 2, контролируемый блок 3 сравнения чисел, триггер 4 управления, элемент ИЛИ-НЕ 5, элемент И б, делитель 7 60 частоты, сумматор 8 по модулю два), элемент И-НЕ 9, счетчик 10 циклов, блок 11 индикации, элемент НЕ 12, элемент ИЛИ.13, генератор импульсов 14, блок 15 оценки, триггер 16 проверки, 65 индикатор 18 исправности, индикатор 19 неисправности, элемент И 20, триггер 21 отображения.Сущность предлагаемого устройства состоит в том, что для автоматизации проверки и выявления неисправности блока сравнения двух чисел, содержащего два счетчика А и Б и узел сравнения, в каждый из счетчиков после их сброса последовательно записываются в порядке возрастания)двоичные числа, на единицу превышающие момент равенства этих чисел, с последующей регистрацией формирующихся при этом сигналов А 7 Б или Б)А. Так, например, в один счетчик(Б)записывается единица, и регистрируется сигнал БА, затем в счетчик А поступает 2 импульса и регистрируется сигнал А)Б (21), затем в счетчик Б поступает два импульса и регистрируется сигнал БА (32) и т. дПри этом проверяются все элементы счетчиков и узла сравнения. При всех операциях регистрируется правильность чередования сигналов А)Б и БЖ, а также отсутствие сигнала неисправности операции. При наличии сигнала неисправности операции цикл проверки останавливается и счетчик с отображением, регистрирующий номер операции в цикле проверки, показывает на какой операции остановлена проверка.Работа устройства происходит следующим образом (фиг. 2).При поступлении сигнала "Пуск" сбрасываются счетчик циклов 10, триггер 4 управления делитель 7.на два, счетчик А 22 и счетчик Б 23 блока сравнения 3 двух чисел, триггер 1 б проверки и триггер 21 отображения блока 15 оценки. При этом загорается индикатор проверки 17 и открывается элемент И б. Одновременно триггер 4 управления открывает второй ключ 2. От генератора импульсов 14 через элемент И б и ключ 2 импульс поступает в счетчик Б 23. При этом оказывается, что в счетчике Б зарегистрирован один импульс, .а в счетчике А - ноль импульсов, в результате чего узлом сравнения 24 формируется сигнал фиг. 2 б) Б)А (тк. 1)0),который переводит триггер 4 управления в другое сОстояние, открывая ключ 1, через который два импульса поступают в счетчик А 22. При поступлении первого из этих двух импульсов в счетчик А прекращается сигнал БА, т. к. в каждом счетчике эапц ано ло одному импульсу, что соответствует равенству двух чисел т. е. Б-А.Припоступлении в счетчик А 22 второго импульса на выходе узла сравнения формируется ( фиг. 2 в) сигнал А)Б так как 21, которым триггер управления 4 возвращается в исходное состояние, вновь открывая ключ 2.Далее процесс проверки продолжаетсяпутем поочередного поступления всчетчики 22 и 23 по два импульса, сформированием на выходе сигналов БАи А)Б.Сигналы БА и АБ через элементИЛИ-НЕ 5 (фиг. 2 г)поступают на сумматор 8 по модулю два, где сравниваются с импульсами, формируемымиделителем 7 на два(фиг. 2 д)путемделения импульсов тактовой частоты(фиг. 2 а)на два, так как импульсыпоступают парами, Если каждой паресоответствует сигнал А)Б или БА,то на выходе сумматора 8 по модулюдва отсутствуют сигналы неисправности каждой операции, и процесс 15проверки продолжается. Если на какой-либо операции сигнал АБ илиБ)А отсутствует (фиг. 2 г изображено пунктиром), либо появляется нев соответствующие моменты времени, Щто на выходе элемента ИЛИ-НЕ 5/и сумматор 8 по модулю два сформирует сигнал (фиг. 2 з)поступающий вблок 15 оценки через элемент НЕ 12и элемент ИЛИ 13. По этому сигналутриггер отображения опрокидывается,зажигая индикатор неисправности 19.Одновременно закрываются элемент И би проверка прекращается,Счетчик цикла 10 подсчитываетЗОколичество операций, При формированиисигнала. неисправности операции, счетчик цикла 10 прекращает счет, таккак элемент И б закрывается, Блок 11отображения регистрирует номер неисправной операции. При отсутствиисигналов неисправности операций, навыходе счетчика цикла 10 формируетсясигнал конца проверки, который опрокидывает триггер 16 проверки, при 4 Оэтом элемент И 20 по совпадению сигналов конца проверки и отсутствиянеисправности операций, формируетсигнал исправности, при котором гаснет индикатор проверки 17 и загорается индикатор исправности 18.На последней операции, когда всчетчике Б зарегистрировано П импульсов(где Ь - емкость счетчика) ав счетчике А, в котором уже имелось (и -1)импульсов, поступает очередная пара импульсов, сигнал неисправности формируется не сумматором 8 по модулю два, а по равенству чисел Аи Б в момент поступления в счетчик А последнего, т, е. и -го .импульса, спомощью элемента И-НЕ 9, Так при исправности последней операции, элементИЛИ-НЕ 5 после и-го (по фиг, 2 восьмого) импульса закрывает элемент И-НЕ 9, и на выходе элемента ИЛИ 13 60 сигнал чеисправности не формируется, Импульс конца цикла проверки, поступающий на блок оценки 15, регистрирует конец проверки и исправность про-веряемого блока. 65 Если же момент равенства А-Б при поступлении-го(на фиг. 2 -восьмого) импульса не наступает Гна фиг. 2 в и 2 г показано пунктиром, то сигнал с выхода элемента ИЛИ-НЕ 5 открывает элемент И-НЕ 9, пропуская импульс конца цикла через элемент И-НЕ .9 и ИЛИ 13 на триггер неисправности 1 блока 15 оценки.Время проверки блока сравнения двух восьмиразрядных чисел на макете предложенного устройства по сравнению с известной методикой проверки, заключающейся в последовательной записи в счетчике различных чисел, сокращается в 10,раз и определяется практически только временем подключения блока к устройству проверки, установкой блока сравнения двух чисел в исходное состояйие (временем сброса) и регистрацией результата проверки. Технико-экономический эффект предложенного устройства состоит в . сокращении времени обнаружения неисправности.формула изобретенияУстройство для контроля блока сравнения двух чисел, содержащее трехвходовой элемент И, сумматор, элемент НЕ, элемент ИЛИ, генератор импульсов и блок оценки, включающий индикатор проверки, индикатор исправности, индикатор неисправности, триггер проверки, триггер отображения и двухвходовой элемент И, при этом первый вход тцехвходового элемента И подключен к выходу триггера отображения, ко входу индикатора неисправности и к первому входу двухвходового элемента И, второй вход которого соединен со входом индикатора проверки и первым выходом триггера проверки, второй выход которого подключен ко второму входу трехвходового элемента И третий вход кото:Урого соединен со входом генератора импульсов, первые входы триггера проверки и триггера отображения объединены и являются входом пуска устройства, выход двухвходового элемента И подключен ко входу индикатора исправности, второй вход триггера отображения соединен с выходом элемента ИЛИ, первый вход которого соединен с выходом элемента НЕ, вход которого подключен к выходу сумматора, о тл и ч а ю щ е е с я тем, что, с целью повыщения достоверности введены элементы И, триггер управления делитель частоты, элемент И-НЕ, элемент ИЛИ-НЕ, блок индикации и счетчик циклов, при этом, первый вход первого элемента И подключен к пер- . вому выходу триггера управления, второй выход которого соединен с первым входом второго элемента И, второй вход которого объединен со вторым входом первого элемента И иподключен к выходу трехвходового элемента И и к первому входу делителячастоты, второй вход которого соединен с первым входом контролируемого блока сравнения двух чисел и сосчетным входом триггера управления,единичный и нулевой вход которогообъединены с соответствующими входами элемента ИЛИ-НЕ и подключены соответственно к первому и второму вы.ходу контролируемого блока сравнения двух чисел, второй и третийвходы которого подключены соответственнок выходу первого и второгоэлементов И, четвертый вход контролируемого блока сравнения двух чисел является пусковым входом устройства и объединен с первым входом триггера проверки и с первым входомсчетчика циклов, первый выход которого подключен ко второму входутриггера проверки и к первому входуэлемента И-НЕ, второй вход которогоподключен к выходу элемента ИЛИ-НЕи к первому входу сумматора, а выход соединен со вторым входоМ элемента ИЛИ, второй вход сумматорасоединен с выходом делителя частоты и со вторым входом счетчика циклов, второй выход которого соединенсо входом блока индикации.Источники информации,принятые во внимание при экспертизе1 Авторское свидетельство СССР 15 Р 498619, кл. Ц 06 У 11/00, 1974.2. Авторское свидетельство СССРМ 451994, кл . Ц 06 У 11/00 1976 .едактор Н Кончипкаяказ 10056/67 ВНИИПИ ГосУдаР по делам иэ 113035, Москва