Параллельный комбинационныйсумматор

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 33.1078 (21)2680936/18-24 (51)М л3 Сеюз СОВетских Социалистических Республикс присоединением заявки йо 6 06 Р 7/50 Государственный комитет СССР по делам изобретений н откръггнй(72) Авторы изобретеиия Киевский ордена Ленина политехнический институт им.50-летия Великой Октябрьской социалистической революции(54) ПАРАЛЛЕЛЪНЫЙ КОМБИНАЦИОННЫЙ СУММАТОР Изобретение относится к вычислительной технике и может применяться в сумматорах арифметических. устройств цифровык вычислительных машин,Известен параллельный комбинационный сумматор, выполненный на базе одноразрядных сумматоров с включением дополнительных логических элементов (1 .Недостатком его является плохая диагностицируемость, выражающаяся в большом числе входных наборов, необходимых для полной диагностики сумматора, а также низкая надежность.Наиболее близким к предлагаемому 15 является параллельный комбинационный сумматор, состоящий иэ.п полных одноразрядных сумматоров, выводы нереносов которых подключены к первым входам элементов И, вторые входы ко торых подсоединены к дополнительной входовой шине, а их выходы подключены к первым входам элементов ИЛИ, выходы которых соединены с входами переносов одноразрядных сумматоров 25 старших разрядов, а вторые входы элементов ИЛИ, за исключением элемента ИЛИ разряда, следующего после старшего разряда, подключены к.выходу двухвходового элемента ИЛИ, первый 30 вход которого соединен с входом переноса младшего разряда сумматора,а второй подключен к входу элементаНЕ, вход которого соединен с дополнительной входной шиной, а к второмувходу элемента ИЛИ разряда следующего после старшего разряда сумматора, подключен выход элемента И, одинвход которого подключен к выходу элемента НЕ, а другой - к. выходу двухвходового элемента ИЛИ, первый входкоторого подключен к выходу элементаИ, выходы которого подсоединены квыходам переносов всех одноразрядныхсумматоров, а второй вход подсоединенк выходу элемента ИЛИ-НЕ, входы которого соединены .с,выходами переносов всех одноразрядных сумматоров(23. Недостатком этого сумматора является то, что в нем обнаруживаются ошибки, только при формировании переносов в одноразряднык сумматорах, а также требуется дополнительное исследование сигналов на .выходах одноразрядных сумматоров для обнаружения отказов при формировании суми. Кроме того, этот сумматор обладает низкой надежностью.55 Цель изобретения - повышение надежности сумматора.Пос тавленн ая цель достиг аетс я тем, что в параллельный комбинационный сумматор, содержащий п одноразрядных сумматоров, с (1-1+1)-го по 1-ый одноразрядные сумматоры образуют,группу, где 3,=)с, 2)с, 3)сп (иразрядность сумматора , 11 - произвольное целое число, выходы пере-, носов которых, кроме 1-х, подключены 10 к первым входам соответствующих элементов И переноса, вторые входы которых объединены и подключены к установочной входной шине сумматора, а выходы соединены с первыми входами соответствующих элементов ИЛИ переноса, выходы которых соединены с входами переносов одноразрядных сумматоров последующих разрядов, вторые входы элементов ИЛИ объединены и соединены с выходом первого элемента И, первый вход которого подключен к входу переноса младшего разряда сумматора и входной шине переноса сумматора, второй вход - к выходу элемента НЕ, вход которого подключен к установочной 25 входной шине устройства, выходы сумм всех одноразрядных сумматоров, кроме 1-х, подключены к выходным шинам сумматора, входы слагаемых всех одноразрядных сумматоров подключены попарно к входным шинам сумматора, второй и третий элементы И, первые входы которых подключены соответственно к выходу и входу элемента НЕ, а выхо- дЫ - с входами перього элемента ИЛИ, выход которого является выходом переноса сумматора, введены группа элементов И/И-НЕ, многовходовый элемент И, элемент И, группы элементов И, группы элементов ИЛИ, группу триггеров, блоки сравнения сумм и блоки сравнения переносов, входы каждого блока сравнения сумм и блока сравнения переносов подключены соответственно к выходам суммы и переноса соответствующей группы одноразрядных 45 сумматоров, а выходы - к входам соответствующего элемента И/И-НЕ группы, прямые выходы элементов И/И-НЕ группы подключены к входам многовхоДового элемента И, выход которого подр ключен к второму входу третьего элеьЕнта И, выходы переноса старших разов сумматоров (1-х(з.=1,2п/)супп соединены с йервыми входами соответствующих элементов И пятой группы, выходы которых подключены к входам соответствующих элементов ИЛИ третьей группы, вторые входы которых подключены к выходам соответствующих элементов И шестой группы, первые входы 3-х элементов И шестой 60 группы ( =1, 2, 3 и/)с) подключены к инверсным выходам соответствующих триггеров группы, вторые входы, кроме первого элемента И шестой группы, подключены к выходам (З)-х элемен тов ИЛИ третьей группы, второй вход первого элемента И шестой группы подключен к входу переноса сумматора, выходы элементов ИЛИ третьей группы подключены к первым входам соответствующих элементов И седьмой группы, вторые входы которых объединены и подключены к входу элемента НЕ, а выходы соединены с первыми входами соответствующих элементов ИЛИ четвертой группы, вторые входы которой объединены и подключены к выходу второго элемента И, а выходы соединены с входами переносов сумматоров мпадших разрядов (З)-х групп, выход и/Е-го элемента ИЛИ третьей группы подключен к первому входу четвертого элемента И, установочные входы триггеров объединены и подключены к выходу восьмого элемента И, первый вход которого подключен к установочной входной шине сумматора и к установочным входам одноразрядных сумматоров групп, второй вход - к входной шине записи сумматора и первым входам элементов И девятой группы, вторые входы которых подключены к инверсным выходам соответствующих элементов И/И-НЕ группы, выходы элементов И девятой группы подключены к информационным входам соответствующих триггеров, прямые выходы которых подключены к вторым входам соответствующих элементов И пятой группы и к первым входам соответствующих элементов И десятой группы, вторые входы которых объединены и подключены к выходу элемента НЕ, а выходы соединены с входами соответствующих элементов ИЛИ пятой группы, вторые входы которых соединены с выходами соответствующих элементов И одиннадцатой группы, первые входы которых объединены и подключены к входу элемента НЕ, а вторые входы соединены с выходами суммы старших разрядов соответствующих групп, выходы элементов ИЛИ пятой группы являются выходами суммы старших разрядов групп сумматора.На фиг.1 дана блок-схема предлагаемого сумматора; на фиг.2 - схема сравнения переносов или сумм; на фиг.3 - схема полного и-разрядного сумматора каждой группы.Сумматор содержит и/К групп одноразрядных сумматоров 1. Выходы переносов и сумм одноразрядных сумматоров группы подключены соответственно к схемам сравнения переносов 2 и сумм 3, выходы которых соединены с входами элементов И 4, Прямые выходы элементов И 4 отдельных групп соединены с входами И 5, выход которых подключен к входу элемента И б контроля, а инверсные выходы - к первому входу элемента И 7, подключенного к входу установка О триггера 8 соответствующей группы. Вход установка 1 триггера 8 соединен сНа этом заканчивается подготовительный режим. Для проведения диагности-ки на шину 10 установкаР подается сигнал логический нуль,По этому сигналу прерываются цепи переноса между единоразрядными сумматорами 27 посредством элементов И 28, а между группами 1 посредством элементов И 16. 3 Кроме того, этот сигнал инвертируется посредством элемента И 18. Таким образсм,перенос самого младшего разряда сумматора. можно подавать единовременно через элементы И 18 и Я ИЛИ 29 на входы переносов каждогоединоразрядного сумматора 27 в группах, за исключением одноразрядных сумматоров саьых младших разрядов групп, перенос на которые подается р посредством элемента И 18 и ИЛИ 17.Поскольку связь между отдельными одноразрядными сумматорами прерывается, то для проверки одноразрядных сумматоров на выходах С и С и на входе 15 переноса подают одинаковые набофф ры. Количество таких наборов равно2 з. Равенство входных наборов обеспечивает равенство выходных сигналов всех разрядов сумматора. Путем сравМ сти работы группы 1.или всего сумма-тора э целом, Сравнение сигналов иа выходе осуществляется, схемами сравнения переносов 2 и схемами сравнения сувич 3 дли каждой 1 группой, а ,щ отдельные группы сравниваются междусобой элементом И 5. После сравнива- , ния сигнал с выхода элемента И 5 через элементы И 6 и ИЛИ 17 подается на выходы 20 сумматора. Если хотя бы один из одноразрядных сумматоров нефф правильно формирует сумьы или переносы, ошибка обнаруживается на выходе 20. Используя информацию на выходах схем равенства сумм 3 и равенства переносов 2 судят о работе каждой эф 8-ой группы. Это осуществляется элементами И 7 и триггерами 8. Если группа работает неправильно, то на инверсном выходе элемента И 4 появляется логическая единица. Этот сиг- Я нал через элементы И 7 поступает навход триггера 8 и изменяет его состояние от 1 в 0, На,прямом выходе триггера 8 появляется Р 0 Рр который через элементы И 24 и ИЛИ 23 появляется на выходе 21 староего разряда группы (так как на втором входе элемента И 24 с шины 10 руправление через элемент НЕ 19 подается логическая единица, а на один из входов элемента И 22 с шины 10 управИ 30 р ИЛИ НЕ 31 и элемента ИЛИ 32 (фиг.2) выходом элемента И 9, к входам которого подключены первая дополнительная шина 10 установка и втораядополнительная шина 11 записьрсумматора. Второй вход элемента И 7подключен к второй дополнительнойшине 11 запись. Прямой и инверсный выходы триггера 8 1-ой группыподключены соответственно к входампервого 12 и второго 13 элементов И.группы, выходы которых соединены свходами элемента ИЛИ 14, К вторымвходам первого 12 и второго 13 элементов И 1-ой группы подключаны соответственно выход переноса старшего разряда 1-ой группы и выход элемента ИЛИ 14 1-1.группы. При этом второйвход второго элемента И 13 группыподключен к входу 15 переноса сумматора. Выход элемента ИЛИ 14 1-ойгруппы соединен с первым входом элемента И 16, к второму входу котсроГО подсоединена дополнительная шина 20рустановка. Выход этого элементаподключен к первому входу элементаИЛИ 17, к второму входу которого,за исключением элемента ИЛИ 17 самой старшей группы, подключен выход элемента И 18, входы которого связаныс входом 15 переноса,и через элемент НЕ 19 с дополнительной шиной 10рустановка. К второму входу элемента ИЛИ 17 самой старшей группы,выход которого является выходом 20переноса сумматора, подключен выходэлемента И 5 контроляВыходы одноразрядных сумматоров группы, заисключением самого стараего разрядагруппы, подключены к выходу 21 сум.матора. Выход старшего разряда групны подключен к первому входу элемента И 22, к второму входу которогоподсоединена дополнительная шина 10установкаРР. Выход элемента И 22,связан с входом элемента. ИЛИ 23 рвторой вход которого соединен с выходом элемента И 24. Первый входэлемента И 24 соединен с выходомэлемента НЕ 19, а второй с прямкомвыходом триггера 8. Выход элемента ИЛИ 23 является выходом старшего разряда группы. Каждая группа сумматора, входы которой соединены с входа"ми 25 и 26 слагаемых, содержит приравноразрядных группах и одноразрядных сумматоров 27 (Фиг.3)Выходыпереноса отдельных разрядов, за исключением самого старшего, подключены к входам элементов И 28, вторыевходы которых связаны с дополнительной шиной 10 .установка, а выходыс первыми входами элементов ИЛИ 29,Вторые входы элементов ИЛИ 29 соединены с выходом элемента ИЛИ 18, аих выходы подключены к входам переноса следующих разрядов. Схема сравнения переносов 2 и сумм 3 можетбыть выполнена на основе элементов В режиме диагностицирования сумматор работает следующим образом,На шинах 10 установка и 11запись подаются сигналы, равныелогической единице, которые черезэлемент,И 9 поступают на входы установка 1 рр триггеров 8 Все триггеры 8 переходят в единичное состояние. нения этих сигналов судят о правильио 798827ление подается логический нуль в режиме диагностики) . Если сумма и переносы в группе формируются правильно ,то на выходе старшего разряда сумм группы образуется логическая единица, Если в процессе диагностики обнаруже-: на ошибка в группе,и триггер изменил свое состояние от "1" в "О",то он остается в этом состоянии. Кроме того, если завершена диагностика и сумматорработает в режиме суьщирования, при наличии отказа в группе, с инверсного выхода триггера 8 группы подается логическая единица на один из входов элемента И 13, а с прямогб выхода триггера 8 подается логический нуль на один из входов элемента И 12, 15 Это позволяет подать перенос от предыдущейисправно работающей группы на следующую исправно работающуюгруппу, обходя неисправно работающую группу или группы. Если неисправно работает первая (младшая) группа , то перенос подается на следующую исправно работающую группу. Это осуществляется элементом И 13 и ИЛИ 14 группы. При правильной работе группы на прямом и обратном выходах триггера 8 стоят соответственно логические 1 и О, которые подаются соответственно на выходы элементов И 12и И 13. Это позволяет подать перенос с выхода переноса старшего раз- ЗО ряда группы через элементы И 12 и ИЛИ 14, ва вход переноса следующей группы. Схема сумматора позволяет производить диагнозироваиие при помощи минимального числа наборов, На И выходе 20 сумматора получаем информацию о правильности работы сумматора в целом, а на выходе 21 сумм старших разрядов каждой группы информацию о правильности работы этой жв 4 О группы.Кроме этого, автоматически отключаются неисправно работающие группы.Это позволяет при малом числе отказов применять тот же сумматор, испол. эуя только исправно работающие группы. Разбиение группы осуществляют произвольным образом. При исследовании для 1 б-разрядного сумматора оптимальные результаты дает разбивнне на четыре группы. В этом случае дОполнительное оборудование, посчитнное на базе двухвходовых элементбв,достигает 20, Аналогично нахо" дят максимум для сумматора другой разрядности.Данный сумматор позволяет путемвведения дополнительного оборудования сокра=ить существенно количество наборов для полной диагноэируемости, а отсюда и время диагностики, упростить диагнозирующее устройство, вводя при этом только одну дополнительную шину.При проектировании сумматора предусматривают одну или несколько дополнительных резервных групп, припомощи которых заменяются группы снеисправностями и при этомсуюаторне изменяет свою разрядность,Формула изобретенияПараллельный комбинационный сумматор, содержащий и одноразрядных сумматоров, с (1-1+1)-го по 1-ый,одноразрядные сумматоры образуют группу,где 1=1, 21, 31,п (и - разрядностьсумматора, Е 1 1 - произвольное целоечисло, выходы переносов которых, кроме 1-х, подключены к первым входамсоответствующих элементов И переноса,вторые входы которых объединены иподключены к установочной входнойшине сумматора, а выходы соединены спервыми входами соответствующих элементов ИЛИ переноса, выходы которыхсоединены с входами переносов одноразрядных сумматоров последующих разрядов, вторые входы элементов ИЛИобъединены и соединены с выходом первого элемента И, первый вход которого подключен к входу переноса младшего разряда сумматора и входной шине переноса сумматора, второй входк выходу элемента НЕ, вход которогоподключен к установочной входнойшине устройства, выходы сумм всеходноразрядных сумматоров, кроме 1-х,подключены к выходным шинам сумматора, входы слагаемых всех одноразрядных сумматоров подключены попарно квходным шинам сумматора, второй итретий элементы И, первые входы которых подключены соответственно квыходу и входу элемента НЕ, а выходы - с входами первого элемента ИЛИ,выход которого является выходом переноса сумматора, о т л и ч а ю щ и йс я тем, что, с целью повышения надежности, в него введена группа элементов И/И-НЕ, многовходовой элементИ, элемент И, группы элементов И,группы элементов ИЛИ, группу триггеров, блоки сравнения сумм и блокисравнения переносов, входы каждогоблока сравнения сумм и блока сравнения переносов подключены соответственно к выходам суммы и переноса соответствующей группы одноразрядныхсумматоров, а выходы - к входам соответствующего элемента И/И-НЕ группы, прямые выходы элементов И/И-НЕгруппы подключены к входам многовходового элемента И, выход которого подключен к второму входу третьего элемента И, выходы переноса старших разрядов сумматоров 5.-х(1=1,2,п/)с)групп соединены с первыми входамисоответствующих элементов И пятойгруппы, выходы которых подключены квходам соответствующих элементов ИЛИтретьей группы, вторые входы которыхподключены к выходам соответствующихэлементов И шестой группы, первыевходы 3-х элементов И шестой группы(Э=1,2,3,п/1), подключены к инверсньв выходам соответствующих триггеровгруппы, вторые входы, кроме парногоэлемента И шестой группы, подключены к выходам (1-1)-х элементов ИЛИтретьей группы, второй вход первогоэлемента И шестой группы подключенк входу переноса сумматора, выходыэлементов ИЛИ третьей групп(ю подклю"чены к первым входам соответствующихэлементов И седьмой группа, вторыевходы которых объединены и подключе"ны в входу элемента НЕ, а выходысоединены с первыми входами соответ"ствующнх элементов ИЛИ четвертойгруппы, вторые входы которой объединены и подключены к выходу второгоэлемента И, а выходы ссединены с входами переносов сумматоров младших 13разрядов (1-1)-х групп, выход и/М-гоэлемента ИЛИ третьей группы подключен к первому входу четвертого элемента И, установочные входы триггеров объединены и подключены к выхо- Щду восьмого элемента И, первый входкоторого подключен к установочнойвходной шине сумматора и к установочным входам одноразрядных сумма"торов групп, второй вход - к входнойшине записи сумматора и первым входам элементов И девятой группы, вторые входы которых подключены к ин.версным выходам соответствующих зле" ментов И/И-НЕ группы, выходы элемен.тов И девятой группы подключены кинформационным входам соответствующих триггеров, прямые выходы которыхподключены к вторым входам соответствующих элементов И пятой группы и кпервым входам соответствующих элементов И десятой группы, вторые входы которых объединены и подключенык выходу элемента НЕ, а выходы соединены с входами соответствующих элементов ИЛИ пятой группы,вторые входы которых соединены с выходами соответствующих элементов И одиннадцатой группы, первые входы которыхобъединены и подключены к входу элемента НЕ, а вторые входы соединеныс выходами суюаю старших разрядовсоответствующих групп, выходы элементов ИЛИ пятой группы. являются выходами суюи старших разрядов группсумматора.ИсточникиинФврмации,принятые во внимание при экспертизе1. Самоалов К.Г. и др. Электронные цифровые вычислительные машины,Вища школами ф, Киев, 1976, с. 167,р112 а.2. Авторское свидетельство СССРпо заявке 9 2519171,кл. 0 06 Р 7/385, 24.08,78 (прототип), 798827