Устройство для деления чисел с фиксированной запятой

(51)4 С 0 НИЕ ИЗОБРЕТЕНИЯ О угин,СССР 1984, ССР 1982. ЧИСЕЛ цифро ДАРСТВЕННЫЙ НОМИТЕТ СССР ЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯФИКСИРОВАННОЙ ЗАПЯТОЙ(57) Изрбретение относится вой вычислительной технике и можетнайти применение в специализированных системах обработки информации,Цель изобретения состоит в повышенииточности вычислений. Поставленнаяцель достигается тем, что устройстводля деления чисел с фиксированнойзапятой, содержащее сумматор 1, блоки 2, 3 элементов И, элементы И 4,5, 6, счетчик 1 О аргумента и регистр18, содержит элемент ИЛИ 11 и счетчик 17 частного с соответствующимисвязями. 1 ил,5 1 О 20 30 дятся,35 40 45 50 55 Изобретение относится к вычислительной технике и может найти применение при создании специализированных систем переработки цифровой информации.Целью изобретения является повышение точности вычислений,На чертеже представлена схемапредлагаемого устройства для делениячисел с фиксированной запятой.Устройство содержит сумматор 1,блоки 2 и 3 элементов И, элементыИ 4-6, тактовые входы 7-9 устройства,счетчик 10 аргумента, элемент ИЛИ 11,прямой вход 12 делителя устройства,инверсный выход 3 знакового разрядасумматора 1, прямой выход 14 знакового разряда сумматора 1, инверсныйвыход 15 знакового разряда счетчика10 аргумента, инверсный вход 16 делителя устройства, счетчик 17 частного,регистр 18, вход 19 делимого устройствавыход 20 частного устройства,вход 21 аргумента устройства,На тактовые входы 7-9 устройствапоступаетпоследовательность импульсов.Алгоритм работы устройства для получения и-разрядного частного следующии еВыполняется г циклов формированиястарших разрядов частного. При этомв каждом цикле: от аргумента г вычитается единица; по формуле х = х + увычисляется остаток; по формуле Е +1, при х 0;с 2+при х(0,формируются значения старших разрядов частного и, если полученный оста ток х меньше нуля, то по формуле х = х+у производится его восстановление.Выполняется и-г циклов определения младших разрядов частного.Устройство работает следующим образом.Для реализации деления делимое х направляется в сумматор 1, делитель у - на входы 12 и 16 делителя, аргумент (-г) масштабного множителя, представленный в дополнительном коде, - в счетчик 1 О аргумента, Пусть необходимо реализовать пример2 0 0100,0110 В этом случае ня входе 12 делителя будет находиться код 0,0110, в сумматоре - 1 - 0,1010, в счетчике аргумента в .1,101,Для определения (п=4) цифр частного выполняется 4 цикла деления. Для (г=3) первых циклов устройство работает следующим образом.В первом такте (тактовый вход 7) каждого цикла из кода на сумматоре вычитается делитель и производится прибавление единицы, к содержимому счетчика 10 аргумента. Во втором такте (тактовый вход 8) в случае, если на сумматоре 1 остаток положителен, то по переднему фронту сигнала с тактового входа 8 на счетный вход счетчика 17 поступает единица. Кроме того, по заднему фронту сигнала с тактового входа 8 производится записьсодержимого счетчика 17 на регистр18, и, если на сумматоре 1 остатокотрицателен, то производится его восстановление (к остатку прибавляетсяделитель),По третьему такту для г первыхциклов в устройстве арифметическиеи логические действия не произво-,Для последующих циклов в первом и втором такте устройство работает аналогично описанному. По третьему такту на входе элемента И 6 возникает сигнал, по переднему фронту которого производится сдвиг на один разряд влево содержимого сумматора 1 и регистра 18, а по заднему фронту этого сигнала производится переза" пись содержимого регистра 18 на счет. чик 17. Для нашего примера формирование частного на выходном регистре 18 в зависимости, от содержимого сумматора 1, счетчика 10 аргумента и счетчика 17 происходит следующим образом.В первом цикле деления по сигналу (тактовый вход 7) инвертированное значение делителя с входа 16 (1,1001) складывается с содержимым сумматора 1 (0,1010). На сумматоре 1 образует. ся код 0,0100. По переднему фронту сигнала (тактовый вход 8) на выходе первого элемента И 4 возникает еди" ничный сигнал, по которому на счетный вход счетчика 17 поступает единичный сигнал. На счетчике 17 образу ется код 0001, который по заднемуРВ четвертом цикле деления по сигналу (тактовый вход 7) на сумматоре 30 1 образуется код 0,0010. По переднему фронту сигнала (тактовый вход 8) на выходе первого элемента И 4 возникает сигнал, по которому на счетный вход счетчика 17 поступает единичный сигнал. На счетчике 17 образуется35 код 0011, который по заднему фронту переписывается на регистр 18. По переднему фронту третьего сигнала (тактовый вход 9) содержимое регистра 18 сдвигается на один разряд влево. После окончания четвертого цикла на регистре 18 будет сформирован код 00110, который после добавления знакового разряда (формирование знакового разряда не рассматривается) будет иметь вид 0,00110. Среднеквадратическая ошибка деления па алгоритму предлагаемого устройства может быть определена по фор- мулеЬ= --23 Ф-ау=у=2 для х = х м франту сигнала (тактавый вход 8) переписывается на регистр 18.Во втором цикле деления па сигналу (тактовый вход 7) на сумматоре 1 формируется отрицательный кад 1,1101,5 а на счетчике 10 аргумента - код 1111. По переднему фронту сигнала (тактовый вход 8) производится восстановление остатка х = 1,1101 и на сумматоре 1 образуется код 0,0100.В третьем цикле деления по сигналу (тактовый вход 7) на сумматоре 1 (формируется отрицательный код 1,1101, а на счетчике 1 О аргумента - код 0000. По переднему фронту сигнала (тактовый вход 8) производится восстановление остатка Х и на сумматоре 1 образуется код 0,0100, По передне му фронту сигнала (тактовый вход 9)производится сдвиг на один разряд влево содержимого сумматора 1 и регистра 18, На сумматоре 1 образуется код 0,1000, а на регистре 18 - код 0,0010, По заднему фронту этого сигнала содержимое регистра 18.переписывается на счетчик 17. Формула изобретенияУстройство цля деления чисел с фиксированной запятой, содержащее сумматор, два блока элементов И, три элемента И, счетчик аргумента и регистр, причем вход делимого устройства соединен с установочным входом сумматора, вход разрешения сдвига влево которого соединен с входам разрешения сдвига влево регистра, выход которого является выходом частного устройства, вход аргумента которого соединен с установочным входом счетчика аргумента, прямой и инверсный входы делителя устройства соединены соответственно с первыми входами первого и второго блоков элементов И, выходы которых соединены соответственна с входами первого и второго слагаемых сумматора, инверсный и прямой выходы знакового разряда которого соединены соответственно с первыми входами первого и второго элементов И, первый тактовый вход устройства соединен с вторым входом второго блока элементов И, второй тактовый вход устройства соединен с вторыми входами первого и второго элементов И, выход второго элемента И соединен с вторым входам первого блока элементов И, инверсный выход знакового разряда счетчика аргумента соединен с первым входом третьего элемента И, второй вход которого соединен с третьим тактовым входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повьппения точности вычислений, она содержит счетчик частного и элемент ИЛИ, причем первый тактовый вход устройства соединен са счетным входом счетчика аргумента и с первым входом элемента ИЛИ, выход которого соединен с входам разрешения сложения сумматора, вход разрешения сдвига влево которого соединен с выходом третьего элемента И, и с входом разрешения записи счетчика частного, второй тактовый вход устройства соединен с вторым входам элемента ИЛИ и с входом разрешения записи регистра, выход которого соединен с информационным входом счетчика частного, выход которого соединен с информационным входом регистра, выход первого элемента И соединен со счетным входом счетчика частного.388853 Составитель А.КлюеТехред М,Дидык Корректор Н.Король е дакто каз 1580/49 венного к етени 5, Ра а Проектная оизводственно-полиграФическое предприятие, г,од,ВНИИПИ по 13035, ТираГосударс елам изо осква, Ж 11 одпнсноетета СССРрытийнаб., д, 4/5