Устройство для умножения

союз советснихсоциАлистичеснихРЕСПУ БЛИН 09 Ш),51)4 С 06 Р госудАРственный комитет сссРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНЯТИИ ИЗОБРЕТЕНИ ИСА 11 21 тельский физико при Горьковскомрситете ельство ССС 7/52, 1979,ьство СССР7/52, 1985 элеменгруппутри му1 ил,ИЛИ 11,ггер 8(54), УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ(56) Авторское свидеУ 794635, кл, С 06 РАвторское свидетелУ 1309020, кл. С 06 тельной технике и предназначено для использования в цифровых вычислитель ных машинах различного назначения, в частности в цифровых интегрирующих машинах, Целью изобретения является расширение функциональных возможностей за счет вычисления текущего зна" чения произведения при плавном изменении сомножителей. Устройство содер жит регистры 4, 3 множимого и множителя, накапливающий сумматор 1 О,схему сравнения 9, счетчики 1, 2, шестьтов И 12-17, элемент ИЛИ 18,элементов ИСКЛЮЧАЮЩЕЕльтиплексора 5-7 и триИзобретение относится к вычислительной технике и предназначено дляиспользования в цифровых вычислительных машинах различного назначения,в частности в цифровых интегрирующихмашинах.Цель изобретения - расширениеФункциональных возможностей за счетвычисления текущего значения произведения при плавном изменении обоихсомножителей.На чертеже представлена функциональная схема устройства умножения,Устройство содержит счетчики 1 и2, регистр 3 множителя и регистр 4множимого, мультиплексоры 5-7, триггер 8, схему 9 сравнения, накапливающий сумматор 10, группу элементов ИСКЛЮЧйОЩЕЕ ИЛИ 11, элементыИ 12-17, элемент ИЛИ 18, входы 19множителя входы 20 множимого, тактовый вход 21, вход 22 "Сброс" ивыходы 23 устройства.Входы 19 и 20 через регистры 3 и4 соединены с вхоцами мультиплексора6, а выходы счетчиков 1 и 2 - с входами мультиплексоров 5 и 7,Выходы мультиплексоров 5 и 6 соединены с входами схемы 9 сравнения, ЗОвыход "Больше" которой соединен свходом элемента 12, а выход "Меньше" -с входом элемента 13, входами элементов 11 и входом переноса сумматора 10, Выход элемента 12 соединен спервым входом элемента 18 и с входами,элементов 14 и 16, Выход элемента 13соединен с вторым входом элемента18 и с входами элементов 15 и 17,Выход элемента 18 соединен с синхровхо-дОдом сумматора 10,Выходы элементов 14,15 соединены с входами счетчика 1, авыходы элементов 16 и 17 - с входамисчетчика 2. Вход 21 устройства соединен с синхровходами регистров 3 и 4,с вторыми входами элементов 12 и 13и счетным входом триггера 8, Вход 22устройства соединен со сбросовымивходами счетчиков 1 и 2, сумматора10 и триггера 8. Единичный выходтриггера 8 соединен с управляющимивходами мультиплексоров 5 - 7 и вторыми входами элементов 16 и 17, а инверсный выход триггера 8 соединен свторыми входами элементов,14 и 15.Выходы мультиплексора 7 соединены через группу элементов 11 с входамисумматора 10, выходы которого являются выходами 23 устройства,Накапливающий сумматор 10 содержитзамкнутые в кольцо комбинационныйсумматор 24 и регистр 25. Схема 9сравнения формирует сигнал Большеесли код А по абсолютной величинебольше кода В или сигнал Меньшеесли код А меньше кода В, При равенстве кодов А и В сигналы "Больше"и "Меньше" не формируются. Схема 9сравнения может быть выполнена, каки в известном .устройстве, на комбинационном статоре и логических элементах или другим известным способом.Счетчики 1 и 2, регистры 3, 4 и 25и триггер 8 срабатывают по заданномуфронту тактовых импульсов, Мультиплексоры 5-7 при нулевом сигнале 7 пропускают на выход код с первой группывходов, а при единичном сигнале Чс второй группы входов.На входы 19 и 20 подаются ш-разрядные двоичные коды множителя а имножимого Ь соответственно. В приведенном варианте устройства разрядности сомножителей равны, хотя в общемслучае они могут быть разными. В этомслучае коду с меньшей разрядностьюприсваивается дополнительное числостарших разрядов, а разрядность шустройства принимается равной наибольшей разрядности сомножителей, приэтом регистр и счетчик, соответствующие данному сомножителю, могут иметьменьшее, чем ш, число разрядов, Навход 21 устройства подаются тактовыеимпульсы с периодом следования ь .Устройство работает следующим образом,После включения устройства на вход22 подается сигнал, устанавливающийсчетчики 1 и 2, триггер 8 и регистр25 в исходное нулевое состояние. Приналичии на входах 19 и 20 кодов множителя и множимого начинается процессумножения,При нулевом состоянии триггера 8на схему 9 сравнения поступают кодысо счетчика 1 и регистра 3, а на входсумматора 10 через элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 11 - код со счетчика 2, одновременно разрешается работа элементов И 14 и 15. Если аО, то схема 9сравнения выдает сигнал "Больше",приэтом под действием тактового импульса, проходящего через элементы И 12и 14, к содержимому счетчика 1 прибавляется, единица, а к содержимомунакапливающего сумматора 10 прибавляется код счетчика 2. Если а С О, 3 14014 то из содержимого счетчика 1 и сумматора 10 вычитается соответственно единица и код счетчика 2При единичном состоянии триггера 8 на схему 9 сравнения поступают кодыБ со счетчика 2 и регистра 4, а на вход сумматора 10 через элементы ИСКЛОЧАОЩЕЕ ИЛИ 11 - код со счетчика 1. Одновременно разрешается работа элементов О И 16 и 17, а работа элементов И 14 и 15 запрещается, если Ь 7 О, то схема 9 сравнения выдает сигнал "Больше",при том содержимое счетчика 2 увеличивается на единицу, а к содержимому сумма тора 10 прибавляется код счетчика 1. Если Ь ( О, то схема 9 сравнения выдает сигнал "Меньше", а из содержимого счетчика 2 и сумматора 10 вычитается соответственно единица и код счетчика Таким образом, в нечетных подтактах работы сравниваются коды счетчи 544ка 1 и регистра 3, к содержимому сумматора прибавляется или отнимаетсякод счетчика 2, а в четных подтактахсравнивают коды счетчика 2 и регистра 4, т.е, происходит попеременныйанализ кода множителя и множимого,при этом коды в счетчиках 1 и 2 изменяются в таком направлении, чтобысравняться с кодами в регистрах 3 и 4,соответственно. После того, как кодыв счетчиках 1 и 2 сравняются с кодамирегистров 3 и 4 соответственно, сигналы на выходах "Больше" и "Меньше"схемы 9 сравнения не формируются иизменение кодов в счетчиках 1 и 2 исумматоре прекращается, при этом всумматоре 10 оказывается код, равныйпроизведению аЬ,Пусть а ( Ь; а ) О; ЬО.В нечетных подтактах в сумматор10 поступают коды со счетчика 2,которые изменяются в следующей последовательности:О, 1, 2 (а), а,(а+1)(Ь),Ь,Ь,Первые а тактов Последующие (Ь-а) тактов, В четных подтактах в сумматор 10 изменяются в следующей последовательпоступают коды со счетчика 1, которые 30 1, 2, 3.(а),а, а, а.а Первые а тактов Последующие (Ь-а) тактов.В течение первых а тактов суммиро- при этом на выходе схемы 9 сравнениявание разрешено как в четных, так и 35 появляются сигналы "Больше" илиив нечетных подтактах,. а в последующих Меньше , которые обеспечивают изме(Ь-а) тактах - только в четных подтак- нение кодов в счетчиках 1 и 2 и сумтах. Следовательно, в сумматоре 10 на- маторе 10,копится код Если скорости изменения "а" и "Ь1а+1 не превышают величины - единиц младъ Ьа+1 шего разряда кодов, то в устройстве- а + а(Ь-а) = аЬ, устанавливается следящий режим, приэтом коды в счетчиках 1 и 2 отслежиПри аЬ 0 аналогичными рассуж вают входные коды а и Ъ, а код в сумдениями можно показать, что в суммато- маторе 10 равен текущему значениюре 10 накопится код произведения а Ь,ЬЬ а-Ьд+1 + ,) Ъ = аЬ. Формула изобретения11 щ 1 1=150При а = Ь0 в сумматоре накопит- Устройство для умножения, содержася код щее регистры множимого и множителя,+фМ накапливающий сумматор, схему сравне+,) =а ния, первый счетчик, первый и второйз 1 с 1элементы И, элемент ИЛИ и группу элеЕсли входные коды множителя и мно- ментов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем входыжимого начинают плавно изменяться,то множимого и множителя устройства явнарушается равновесие между кодами ляются информационными входами регисчетчиков 1 и 2 и регистров 3 и 4, стров множимого и множителя соответСоставитель А, КлюевТехред Л.сердюкова Редактор А. Ворович Корректор А, Тяско Заказ 2785/47 Тираж 7 О 4 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб, д, 4/5Производственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4 5 14014 ственно, выходы накапливающего сумматора являются выходами устройства, тактовый вход которого соединен с первыми входами первого и второго элементов И и синхровходом регистра5 множимого, причем выход Больше схемы сравнения, соединен с вторым входом первого элемента И, а выход "Меньше- с вторым входом второго элемента И, с первыми входами элементов ИСКЛ 10 ЧА 10 ЩЕЕ ИЛИ группы и входом переноса накапливающего сумматора, информационный вход 1-го разряда которого (где= 1ш; ш - разрядность сомножителей) соединен с выходом 1-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы, а информационный вход 1-го разряда (где 3 = ш+12 та) соединен с выходом ш - го элемента ИСК 1 ПОЧА 20 ЮЩЕЕ ИЛИ группы, причем выходы первого и второго элементов И соединены с входами элемента ИЛИ, выход которого соединен с синхравходом накапливающего сумматора, а вход "Сброс" устройб ства соединен со сбросовыми входами накапливающего сумматора и первого счетчика, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет вычисле- ЗО ния текущего значения произведения при плавном изменении обоих сомножителей, в устройство введены третий, четвертый, пятый и шестой элементы И, второй счетчик, первый, второй и третий мультиплексоры и триггер, соеди 35 ненный счетным входом с тактовым вхо,цом устройства, а сбросовым входом - с входом "Сброс" устройства причем прямой выход триггера соединен с управляющими входами первого, второго и третьего мультиплексоров и спервыми входами пятого и шестого элементов И, а инверсный выход триггерасоединен с первыми входами третьегои четвертого элементов И, выходы которых соединены соответственно с входами сложения и вычитания первогосчетчика,а Выходы пятого и шестогоэлементов И соединены соответственнос входами сложения и вычитания второго счетчика, при этом выходы первогосчетчика соединены с первой группойинформационных входов первого мультиплексора и второй группой информационных входов третьего мультиплексора, а выходы второго счетчика - с:второй группой информационных входовпервого мультиплексора и с первойгруппой информационных входов третьего мультиплексора, выходы регистровмножителя и множимого соединены соответственно с первой и второй группами информационных входов второго мультиплексора, причем выходы первого ивторого мультиплексоров соединенысоответственно с первой и второй группами входов схемы сравнения, а выходытретьего мультиплексора соединены свторыми входами элементов ИСКЛЮЧАЮЩЕЕИЛИ группы, причем выход первого элемента И соединен с вторыми входамитретьего и пятого элементов И, а выход второго элемента И соединен свторыми:входами четвертого и шестогоэлементов И, а тактовый вход и входСброс" устройства соединены с синхровходом регистра множителя и синхровходом второго счетчика соответственно,