Множительно-делительное устройство

СОЮЗ СОВЕТСКИСОЦИАЛИСТИЧЕСНРЕСПУБЛИК 19) 111) 4 С 06 Р 7/5 о Красов СССР1.04.8УСТРОЙ ластиыть авсД ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Киевский ордена Трудовоного Знамени институт инженегражданской авиации(57) Изобретение относится квычислительной техники, можеприменено в спецпроцессорах комплексе с цифровои вычислительноимашиной для оперативного вычислениягрупповой операции и является усовершенствованием известного устройства,описанного в авторском свидетельстве1206774. Целью изобретения является расширение функциональных возможностей устройства за счет вычисления частного от деления парных произведений на одно число. Указаннаяцель достигается за счет того, что вустройство, содержащее сумматоры,коммутаторы, сумматоры по модулюдва, элементы НЕ, матрицу элементовИ, элементы И, элементы ИЛИ, введены дополнительные матрицы элементовИ. 1 ил.Изобретение относится к вычислительной технике и может быть применено в спецпроцессорах или в комплек-,се с цифровой вычислительной машинойдля. оперативного вычисления групповой операции.По основному авт.св.оУ 1206774известно множительно-делительное устройетво содержащее исумматоров, и-разрядность операндов пгрупп коммутаторов,.первую группу элементов И, первую группу элементов ИЛИ,первую группу элементов запрета, причем первый информационный вход х-го коммутатора )-й группы Ц=1п;Ж и) соединен с входом х-го разряда первого операнда устройства,первый вход К-го разряда 1-го сумматора (К=2, ,и+1; 1=1 п),соединен с выходом (К)-го разряда20(1+1)-го сумматора, матрицу элементов И, и-й сумматор, группу элементов НЕ, группы сумматоров по модулю два, вторые группы элементов И, ИЛИ25 и запрета, причем выход ш-го коммутатора 1"й группы (ш=1п+1) соединен с первым входом соответствующего сумматора по модулю два соответствующей группы, выходы -го элемента Или первой группы и -1)-го эле- З 0 мента И первой группы соединены с выходами -го разряда устройства, выход каждого элемента запрета пер. вой группы соединен с управляющим входом соответствукзцего элемента эап- З 5 рета второй группы, управляющие входы коммутаторов 1-й группы соединеныс выходом +1)-го элемента И второй группы, второй информационный вход К-го коммутатора-й группы соединен 40 с входом (К)-го разряда первого операнда устройства, вторые входы сумматоров по модулю два )-й группы соединены с выходом Я+1)-го элемента запрета второй группы и первым 45 входом первого разряда -го сумматора, выходы сумматоров по модулю два 1-й группы соединены с вторыми входами соответствующих разрядов 1-го сумматора, первые входы элементов И 50 с .х й строки матрицы соединены с входом -го разряда второго операнда устройства, вторые входы элементов И х-го столбца матрицы подключены к входу -го разряда третьего операнда устройства, выходы элементов И 1-го столбца матрицы соединены с третьими входами соответствующих разрядов 1-го сумматора, входы разрядов первого операнда устройства через соответствующие элементы НЕ группы соединены с первыми входами соответствующихразрядов и-го сумматора, вторые входыкоторых соединены с выходами соответствующих эЛементов И п-го столбцаматрицы, третий вход первого разрядаи-го сумматора соединен с шиной единичного погенциала устройства, первыйвход каждого элемента ИЛИ первой .группы соединен с выходом соответствующего .сумматора по модулю два и-йгруппы, второй вход -го элементаИЛИ первой группы соединен с первымвыходом переноса (х)-го сумматора,первый вход -го сумматора по модулюдва и-й группы, первый вход х-гоэлемента И первой группы и информационный вход -го элемента запрета первой группы соединены с выходом (д++1)-го элемента И второй группы, второй вход -го сумматора по модулюдва и-й группы, второй вход 1-го элемента И первой группы и управляющийвход -го элемента запрета первойгруппы соединены .с вторым выходомпереноса д-го сумматора и первым входом -го элемента ИЛИ второй группы,второй вход которого соединен с выходом соответствующего элемента ИЛИпервой группы, а выход - с информаци"онным входом соответствующего элемента запрета второй группы, первыйвход -го элемента И второй группысоединен с выходом -го элемента ИЛИпервой группы, а второй вход - с выходом промежуточной суммы (и+1)-горазряда (х)-го сумматора.Недостатком этого устройства являются ограниченные функциональные возможности,Цель изобретения - расширениефункциональных возможностей устройства за счет вычисления частногоот деления суммы парных произведений на одно число.Указанная цель достигается тем,что в множительно-делительное устройство дополнительно введены 8-1дополнительных матриц элементов И(Б - количество парных произведений), причем первые входы элементовИ -й строки р-й дополнительной матрицы (р=1,2,, 8-1) соединены свходом х-го разряда (2 р+2)-го операнда устройства, вторые входы элементов И х-го столбца р-й дополнительной матрицы подключены к входу3 126743ется, что а =1 и вычислительный процесс продолжается аналогично (4)-(6).Если в результате 1-го вычисления3по выражению (5) а = 1, а при последующем (1+1)-м вычислении по выражению (5) вектор 8 " =х +2(х у"+1 чл + хо уо + х 1 у ) болБше или равен3Чудвоенному вектору г, т.е. выполняется неравенствоЙ112 г 6 1 ,(7) 1 О то далее выражение (5) реализуетсяМ 1 с удвоенным вектором г значение с считается равным нулю а =О, а к значению 4 =1 добавляется единица, Фактически значение 1-го разряда 15 вектора 2 проставляется в двоичной избыточной системе счисления, т.е, 2 может принимать значения 0,1,2.Критерием выполнения второго случая при Ц+1)-й реализации выраже О3 ний (4)-(6) положено следующее: а =1 и значение старшего разряда вектора Д ч)Б также должно быть равно единице при равенстве единице старшего разряда вектора гк, 25Устройство работает следующим образом.При подаче на шины 18, 20 и 22 значений разрядов соответственно векччторов х, х, х, на шины 19, 21 и 23 значений разрядов соответственночвекторов у 1 ф уг ф у 3 ф а на шину 17ч значений разрядов вектора г в схеме протекает переходный процесс, После окончания переходного процесса в устройстве на выходе и-го сумматора 1 по выражению (5) образуетсячЬ)вектор х", который поступает на вход (и)-го сумматора 1, а на выходе переноса старшего разряда и-го сумматора 1 в соответствии с (4) обра 1зуется значение ю старшего разрядачискомого вектора о, которое поступает на выход 24. Далее на вхоц (и)-го суюпатора 1. поступпют век Е)торы х у х, в % З,у и г 1, в котором по выражению (5) образуется вектор х 1, а на выходе переноса его старшего разряда образуется нулевой или единичный сигнап, который в соответствии с (4) поступает на выход 24 второго разряда.Аналогично образуется значение а . 07 бЕсли на выходе 24 1-го разряда значение Й =О, а на первом выходе переноса (.-1)-го сумматора 1 образуется единичный сигнал, то он поступает на выход,24 д-го разряда, т.е. в этом случае ь = 1.Если на выходе 24 д-го разряда образовался единичный сигнал а =1, а на выходе промежуточной суммы (1-1)-го сумматора 1 образовался также единичный сигнал, что характеризует выполнение (7), то выражение (5) в (-1)-м сумматоре 1 реализуч ется с удвоенным вектором г . При этом на соответствующих выходах 24 образуются значения соответственност 1и=1, с= О.Использование дополнительных матриц элементов И, предназначенныхдля формирования дополнительных частичных произведений, отличает данное устройство от прототипа, в котором реализуется вычисление толькофункции ху/г, в предлагаемом же устройстве реализуется вычисление частного от деления скалярного произведе-,ния двух векторов на произвольноечисло,изобрете.нияФормулаМножительно-делительное устройство по авт.св. У 1206774, о т л и - ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет вычисления частного от деления суммы парных произведений на одно число, устройство содержит 8-1 дополнительных матриц элементов (Я количество парных произведений), причем первые входы элементов И 1-й строки р-й дополнительной матрицы (Р=18-1) соединены с входом -го разряда (2 р+2)-го операнда устройства, вторые входы элементов И 1-го столбца дополнительной матрицы подключены к входу -го разряда (2 р+3)- го операнда устройства, выходы элементов И каждого столбца каждой дополнительной матрицы подключены ко входам соответствующих разрядов соответствующего сумматора.,Редактор М, Петров Заказ 5775/47 омитета С открытий ая наб дпо5,Производственно-полиграфическое предприятие,жгород, ул. Проектная,Тираж 671 осударственного лам изобретений ква, Ж, Рауш Под писСР