Вычислительное устройство

СОЮЗ СОВЕТСКИХСООИАЛИСТИЧЕСНИХ И ОТКРЫТИЙ ОБРЕТЕ моделировани льство СССР 7/52, 1982. ство СССР 7/552, 1984. ОСУДАРСТВЕННЫЙ КОМПО ДЕЛАМ ИЗОБРЕТЕНИЙ АВТОРСКОМУ СВИДЕТЕЛЬСТ(71) Институт проблемв энергетике АН УССРиспользовано в различных моделирующих системах, С целью увеличения быстродействия гри умножении совокупности чисел, представляющих собой детерминированные функции, квантованные по уровню и по времени, в устройстве применены две схемы сравнения,которые управляют коммутаторами дляосуществления реверсивного режима работы счетчиков аргументов и схемойуправления, перецающей значения аргументов на накапливающий сумматор,Это позволяет сократить время перемножения, которое в этом случае пропорционально приращениям перемножаемых чисел. 1 ил. 3 табл.Изобретение относится к автоматике и вычислительной технике, в частности к устройствам для обработки данных, и может быть использовано в различных информационно-измерительных и управляющих системах, где необходимо перемножать последовательности чисел, квантованных по уровню и по времени.Цель изобретения - расширение функциональных возможностей за счет возможности выполнения умножения.На чертеже представлена функциональная схема предлагаемого устройства,Устройство содержит первый и второй информационные входы 1 и 2, тактовый вход 3, первый и второй коммутаторы 4.1 и 4,2, первый и второй реверсивные счетчики 5.1. и 5.2 импульсов, первую и вторую схемы 6. 1. и 6.2 сравнения, блок 7 памяти управляющих кодов, первую и вторую группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 8,1 и 82, первую и вторую группы элементов И 9.1 и 9,2 многовходовый сумматор 10, регистр 11 и выход 12 устройства.Работа коммутаторов 4.1 и 4.2 может быть описана табл,1. Таблица Входы ВыходыУ2Э ПГЛ о Г.ГП о 10 0 0о .г.п.о. о ггд о Схемы 6,1 и 6.2 сравнения предназначены для выработки потенциалов. на своих выходах .в соответствии с табл,2,Т а б л и ц а.2 Выходы Значения величин на первом а и втором 6 входах схем сравненияРабота блока 7 памяти управляющихкодов может быть описана табл. 3. Таблица 3 Входы Выходы 1 2 3 4 1 2 3 4 5 6 0 О 0 0 0 1 1 1 0 01 О0 0 О 0 0 0 в 0 1 0 О0 0 1 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 1 1 5 0 1 0 1 1 1 1 1 1 10 1 1 0 0 1 0 0 1 1 О 0 0 0 О 0 О 1 0 го 1 О О 1 1 1 О О 1 О 1 0 0 1 1 0 0 1 1 0 25Устройство работает следующим образом.В исходном состоянии реверсивныесчетчики 5.1 и 5,2 импульсов и регистр 11 обнулены, На вход 3 поступают импульсы с частотой г. На входы 301 и 2 устройства поступают нулевые значения кодов.В соответствии с табл.1работы коммутаторов 4.1 и 4,2 и табл.2работы схем сравнения на входя реверсивных счетчиков 5.1 и 5.2 импульсовс входа 3 импульсы не поступают, и навыходе сумматора 10 в соответствии стабл.З имеем нулевое значение кода.Рассмотрим работу схемы устройствапри поступлении на его входы 1 и 2 ко 4 О дов чисел ш = 3 и п = 5 соответственно, При изменении состояний реверсивных счетчиков 5.1 и 5.2 по заднемуфронту импульсов и при записи информации с выхода сумматора 10 в регистр45 11 по переднему фронту импульсов, поступающих с тактового входа 3 устройства, значения ш и п, поступающие навходы 1 и 2 устройства, должны бытьподаны непосредственно после заднего5 О фронта импульса. В этом случае схемы 6,1 и 6,2 сравнения вырабатываютна своих первых выходах значения единицы, а на вторых выходах - значениянуля. В соответствии с табл,З на вы 55 ходе сумматора 10 вырабатывается следующее значение кода, при представлении чисел ш и п пятью двоичнымиразрядами:1259253 00000 ООООО 00000 01 10 00001 - код на выходе сумматора10По переднему фронту следующего импульса указанное значение кода с выхода сумматора записывается в регистр 11.В соответствии с табл.1 коммутаторы подсоединяют суммирующие входы реверсивных счетчиков 5.1 и 5.2 импульсов к входу 3, и по заднему фронту поступающего на их вход импульса реверсивные счетчики импульсов устанавливаются в состояние, соответствующее коду. на их выходе равному 00001 ..21,о25На этом первый такт работы устройства закончен,На втором такте на выходе сумматора 10 устанавливается следующее значение кода:30 00001 При поступлении заднего фронтаимпульса на вход реверсивного счетчика 5.2 последний устанавливается в значение, соответствующее коду 00100.В этом случае йа пятом такте работы устройства на выходе сумматора 10 образуется следующее значение ко 00001 00001 01 01100 00011 00000 0001111 которое по переднему фронту импульсазаписывается в регистр 11.50 По заднему фронту импульса реверсивный счетчик 5,2 устанавливается всостояние, соответствующее коду 00101,и схема 6.2 сравнения вырабатываетна своих выходах в соответствии с 55 табл.2 нулевые значения потенциалов,Тогда в соответствии с табл,З на выходе сумматора 10 образуется значение кода 00100 00010 0001001 01001 код на выходе регистра11 код с выхода группы элементов И 9.1 код с выхода группы элементов И 9,2код с третьего и четвертого выходов блока 7памяти управляющих кодов код на выходе регистра 11код на выходе группыэлементов И 9.1кодна выходе группыэлементов И 9,2код на третьем и четвертом выходах блока 7памяти управляющих кодов 00100 - код на выходе сумматора 10которое по переднему фронту импульса записывается в регистр 11.При поступлении заднего фронта импульса реверсивные счетчики 5.1 и 5.2 устанавливаются в состояние,соответствующее коду 00010. = 2,На третьем такте работы устройства на выходе сумматора 10 образуется следующее значение кода которое по переднему фронгу импульса записывается в регистр.При поступлении заднего фронта импульса реверсивные счетчики 5.1 и 5.2 устанавливаются в состояние, соответствующее коду 00011 . = 3..% В этом случае схема 6,1 сравнения в соответствии с табл.2 вырабатывает значение нуля на своих выходах, и в соответствии с табл. 1 импульсы на вход реверсивного счетчика 5.1 через коммутатор 4.1 не поступают,На четвертом такте работы устрой,ства в соответствии с табл.З на выходесумматора 10 образуется следующее значение кода:01001 - код на выходе регистра 1100011 - код на выходе груйпы элементов И 9.1000000 - код на выходе группы элементов И 9.200 - код на третьем и.четвертом выходах блока7 памяти управляющихкодов01100 - код на выходе сумматора 10которое по переднему фронту импульса записывается в регистр 11.01111 15которое все время перезаписывается врегистр 11 по переднему фронту импульсов.Таким образом, на выходе регистра 1011 вырабатывается значение произведения щхп Зх 5 = 15.,При поступлении на входы устройства новых значений кодов чисел щ1и и схема работает в соответствии сописанным алгоритмом ее функционирования,Например, при постущтении щ = 6ц и 4 схема работает следующим образом. 20На первом такте работы устройствасхема 6,1 сравнения вырабатывает напервом выходе в соответствии с табл.2значение единицы, а схема 6,2 сравнения вырабатывает значение единицына втором выходе. На выходе суммато"ра 10 в соответствии с табл.З образуется следующее значение када (переносы за пределами принятой нами разрядной сетки не учитываются):3001111 - код на выходе регистра 1111100 - код на выходе группы элементов И 9,100101 - код на выходе гРУппы элементов И 9,201 - код на третьем и четвертом выходах блока7 памяти управляющихкодов 4010000 - код на выходе сумматора 10которое по переднему Фронту импульсазаписывается в регистр 11.При поступлении заднего Фронта им пульса реверсивнъм счетчик 5.1 устанавливается в состояние, соответствующее коду 00100, в это же время, учитывая, что задний Фронт импульса подан на вычитающий вход, устанавливается и реверсивный счетчик 5.2.На втором такте работы устройствасхема 6.2 сравнения вырабатывает насвоих выходах нулевые значения потенциалов в соответствии с табл,2, а в 55соответствии с табл.З на выходе сумматора 10 образуется значение кода,равное 10100которое по переднему фронту импульса записывается в регистр 11.По заднему фронту импульса реверсивный счетчик 5.1 устанавливается в состояние, соответствующее коду 00101. Реверсивный счетчик 5.2 .своего состояния не меняет, так как схема 6,2 сравнения на втором такте работы устройства выработала на своих выходах нулевые значения потенциалов.На третьем такте работы устройства на выходе сумматора 10 образуется значение кода равное1010000000001000011000 ю = 24что соответствует произведению щ х х и = бх 4 = 24, которое по переднему фронту импульса записывается в регистр 11.По заднему Фронту импульса ревер-. сивный счетчик 5,1 устанавливается в состояние 00110, которое равно значению щ , и схема 6.1 сравнения вырабатывает на своих выходах нулевое значение потенциалов, и в соответствии с табл.1 коммутатор 4,1 закрывает поступление импульсов на реверсивный счетчик 5,1, а в соответствии с табл.З на выходе сумматора образуется значение кода, равное значению кода на выходе регистра 11, которое все время, до поступления следующих значений чисел щ"и и", перезаписывается в регистр 11.Формула изобретенияВычислительное устройство, содержащее первый и второй счетчики, первую схему сравнения, первый и второй коммутаторы, первые выходы которых подключены соответственно к суммирующим входам первого и второго счетчиков, а вторые выходы соединены соответственно с вычитающими входами перрого и второго счетчиков, выходы первого счетчика соединены с первой груп э53 Составитель А,ЖижиТехред И.Попович орректор Т.Кол едактор О.Юрк ецкая 5122/46 ВНИИПИ Госуд по делам и 113035, Москводписн каз тета СССРрытийя наб., д.4/ ственного ко бретений и о Ж, Раушс твенно-полиграфическое предприятие, г,ужгород, ул.Проектна оиз 7 12592 пой входов первой схемы сравнения, вторая группа входов которой подключена к первому информационному входу устройства, первый,и. второй выходы первой схемы сравнения соединены с управляющими входами первого коммутатора, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет возможности выполнения умножения, в него введены О блок памяти управляющих кодов, вторая схема сравнения, первая и вторая группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первая и вторая группы элементов И, многовходовый сумматор, регистр, причем 5 выходы первого счетчика соединены с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы, вторые входы которых подключены к первому выходу блока памяти управляющих кодов, пер вый и второй адресные входы которого соединены соответственно с первым и вторым выходами первой схемы сравнения, третий и четвертый адресные вхо- ды блока памяти управляющих кодов 25 соединены соответственно с первым и вторым выходами второй схемы сравне", ния и с управляющими входами второго коммутатора, информационный вход которого соединен с информационным входом первого коммутатора, управляющим входом регистра й подключен ктактовому входу устройства, второйинформационный вход которого соединен с первой группой входов второйсхемы сравнения, вторая группа входов которой подключена к выходу счетчика и к первым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы, выходыкоторых подключены к первым входамэлементов И второй группы, выходы которых соединены с второй группой входов многовходового сумматора, перваягруппа входов которого подключена квыходам элементов И первой группы,вторые входы которых соединены с вторым выходом блока памяти управляющихкодов, третий и четвертый входы которого подключены соответственно к третьей и четвертой группам входов многовходового сумматора, выход которого подключен к информационному входурегистра, выход которого подключенк пятой группе входов многовходовогосумматора и к выходу устройства, пятый выход блока памяти управляющихкодов соединен с второй группой входов элементов И второй группы, а шестой выход блока памяти управляющихкодов подключен к второй группе входов элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второйгруппы.