Устройство для умножения

(54) УСТРОЙ (57) Изобрете ной технике и м тоэлектронных вьшолняюгцих числами с фи изобретения я применения за В Я УМНОЖЕНИЯ ся к вычислитель- использовано в опьных устройствах, над десятичными й запятой, Целью сширение области чения возможносе относи жет быть вычислите операциисированноляется расчет обеспе ОСУДАРСТВЕННЫИ КОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ти обработки информации с естественным положением запятой. Это достигается тем, что устройство для умножения содержит сумматор анализа положения запятой. Использование в предлагаемом устройстве узла анализа положения запятой позволяет выполнять умножение десятичных чисел с естественным положением запятой с высоким быстродействием, предусмотренным устройством для умножения десятичных чисел, взятым в качестве прототипа. Одновременно с этим устройство для умножения может эффективно в,:поднять обработку целых чисел, которые в данном случае можно рассматривать как частный случай представления десятичных нисе.; . естественным положением запятой, ко-, а разрядность дробной части чисел рави нулю. 3 ил, 1 табл. ЯИ: обретение относится к вычислительной технике и может быть использовано в оптоэлектронных вычислительных устройствах, выполняющих операции над десятичными числами с естественным положением запятой.Целью изобретения является расширение области применения за счет возможности обработки информации с естественным положением запятой.На фиг. 1 представлена блок-схема устройства для умножения; на фиг. 2 . - принципиальная схема сумматора анализа положения запятой; на фиг. 3алгоритм работы программного блока управления.Устройство умножения (фиг. 1) содержит регистр 1 множителя, сумматор 2, генератор 3 кратных множимого, сумматор 4 анализа положения запятой, счетчик 5 разрядности множителя, программный блок 6 управления и узел 7 анализа знаков. Угравляющие входы 8 и 9 регистра 1 множителя соединены с выходами программного блока 6 управления и являются соответственно входами управления записью множителя, осуществляющейся по информационному входу 10 регистра 1, и сдвигом влево содержимого регистра 1 множителя. Выхол старшего (1+1) -го разряда сумматора 2 соелинен с информационным входом младшего разряда регистра 1, а управля 1 опсий вход 11 регистра 1 множителя и управлякнций вход 12 знакового разряда регистра 1 соединены с выходами программноо блока 6 управления и являются ссответственно входом обнуления регистра 1 и входом управления записью знака произведения в знаковый разряд регистра 1. Информационный вход знаковогоо разряда регистра 1 соединен с выходом узла 7 анализа знакси, один из входсв которого соединен с выходом знакового разряда регистра 1, а на второй вход поступае знак множимого. Управляюгций вход 13 старшего й-го разряда регистра 1 соединен с соответствующим выходом программного блока 6 управления. Информационный мпогоразрядньй выход старшего й- о разряда регистра 1 множителя соединен с информационным входом 14 генератора 3 кратных множимого, а выход 15 признака нуля в Ф-м разряде регистра 1 соединен с соответствующим входом программного блока 6 управления.Управляющий вход 16 сумматора 2 соединен с выходом программного блока 6 управления и является входом управления записью информации в сумматор 2, а инфор. мационный вход 17 сумматора 2 соединен с информационным выходом генератора 3 кратных множимого.Управляющие входы 18 и 19 сумматора 2 соединены с выходами программного блока 6 управления и являются соответственно входом обнуления и входом управления сдвигом влево информации в сумматоре 2. Вход 1 О 15 20 25 30 5 4 с 1 4.) Д 55 20 запуска программного блока 6 управления является входом запуска устройства.Управляющий вход 21 генератора 3 кратных множимого соединен с соответствующим выходом программного блока 6 управления и является входом управления записью множимого. Информационный вход 22 генерагора 3 кратных множимого является входом можимого А. Управляющие входы 23 - 25 соединены с выходами программного блока 6 управления и являются управляющим входом управления считыванием соответствующего кратного множимого в сумматор 2, входом установки в начальное состояние генератора 3 кратных множимого и входом управления формированием кратных множимого в генераторе 3 соответственно.Управляющие входы 26 и 27 сумматора 4 анализа положения запятой соединены с соответствующими выходами программного блока 6 управления и являются входом обнуления и входом управления записью соответственно.Информационные входы 28 и 29 сумматора 4 анализа положения запятой являются входами записи разрядности дробной части м ножи мого и м ножи мого соответственно, и выходы соединены с выходами 30 и 31 индикации положения запятой устройства соответственно.Управляющий вход 32 счетчика 5, соединенный с выходом программного блока 6 управления, является входом управления записью разрядности множителя по информационому входу 33 счетчика 5. Управляющие входы 34 и 35 счетчика 5 соединены с соответствующими выходами программного блока 6 управления и являются соответственно входом обнуления и вычитающим входом счетчика 5. Выход признака нуля Ро счетчика 5 соединен с соответстуюнсим входом программного блока 6 управления. С выходов регистра 1 и сумматора 2 снимаются значения П, и П соответственно старших и младших разрядов произведения.Сумматор 4 анализа положения запятой (фиг. 2) состоит из сооственного оптоэлектронного (21+1)-го разрядного модуля 36, дополнительного регенеративного оптрона 37 и оптоэлектронного ключа 38. Каждый из 121+1) -х разрядов оптоэлектронного модуля 36 представляет собой регенеративный оптрон 39, состоягций из источника 40 света, первого 41, второго 42 и третьего 43 фотоприемников, объединенные выводы которых подключены к базе транзистора 44. Первый фотоприемник 41 каждого регенеративного оптрона 39 оптически связан с источником 40 света того же регенеративного оптрона 39, второй фотоприемник 42 всех регенеративных оптронов 39, кроме первого, оптически связан с источником 40 света предыдугцего разряд, второй фотоприемник 42 первого регенеративного оптрона 39 оптически связан с информационными входами 28 и 29сумматора 4 анализа положения запятой, которые являются входами записи разрядности дробной части множителя РВ и множимого РА соответственно, третий фотоприемник 43 оптически соединен с источником 40 света последующего разряда. База транзистора 44 в каждом разряде подключена через первый фотоприемник 41 к шине 45 положительного полюса источника питания, через второй фотоприемник 42 - к электрической управляющей шине 27, а через третий фото- приемник 43 - к выходу оптоэлектронного ключа 38.Кроме того, база транзистора 44 подключена к аноду диода 55, катод которого подключен к шине 26 обнуления. Коллектор транзистора 44 через источник 40 света подключен к шине 45, а эмиттер - к общей шине. Оптические выходы источников 40 света первых (1+1)-х регенеративных оптронов 39 являются выходами 31 сумматора 4 анализа, а оптические выходы регенеративных оптронов 30, начиная с (1+2) -го и до (21+1)-го, являются выходами 30 сумматора 4.Дополнительный регенеративный оптрон 37 состоит из первого 46 и второго 47 фотоприемников, резистора 48, первые объединенные выводы которых подсоединены к базе транзистора 49, и источника 50 света, первый вывод которого подключен к коллектору транзистора 49. Второй вывод резистора 48 подключен к электрической управляющей шине 27. Эмиттер транзистора 49 и второй вывод второго фотоприемника 47 подключены к общей шине, источник 50 света оптически связан с первым фотоприемником 46, вторым фотоприемником 47, а также с фотоприемником 51 оптоэлектронного ключа 38. Вторые выводы источника 50 света и первого фотоприемника 46 подключены к шине 45. Оптоэлектронный ключ 38 состоит из фотоприемника 51, режимного резистора 52, первые объединенные выводы которых подсоединены к базе транзистора 53, и нагрузочного резистора 54.Коллектор транзистора 53 через нагрузсчный резистор 54 подсоединен к шине 45, с которой соединен также второй вывод режимного резистора 52. Эмиттер транзистора 53 и второй вывод фотоприемника 51 соединены с общей шиной.Устройство для умножения десятичных чисел работает следующим образом.Происходиг установка в начальное состояние регистра 1 множителя, сумматора 2, генератора 3 кратных множимого, сумматора 4 анализа положения запятой и счетчика 5 по сигналам, поступающим на управляющие входы 11, 18, 24, 26 и 34 этих блоков соответственно.Производится запись первого операнда В в регистр 1 по информационному входу 10 при наличии сигнала управления записью на входе 8 регистра 1. Причем множитель В записывается так, что в старшем Й-м разряде 5 О 5 О 25 30 35 40 45 50 55 регистра 1 находится его старшая значащая цифра. Одновременно в счетчик 5 по информационному входу 33 записывается значение разрядности М множителя при наличии сигнала на его управляющем входе 32. В сумматор 4 анализа положения запятой результата по информационному входу 28 записывается значение разрядности РВ дробной части множителя. Затем записывается второй операнд А параллельно по разрядам в генератор 3 кратных множимого, поступая на его информационный вход 22. В сумматор 4 анализа по информационному входу 29 поступает запись значения разрядности РА дробной части множимого А. Одновременно с записью второго операнда А знаки множителя В и множимого А поступают на входы узла 7 анализа знаков, который формирует знак произведения, поступающий в знаковый разряд регистра 1 множителя при наличии разрешающего сигнала на его управляющем входе 12. Формирование кратных множимого происходит в генераторе 3 при наличии сигналов, поступающих из программного блока 6 управления на управляющий вход 25 генератора 3 кратных множимого. Умножение происходит, начиная со старших разрядов множителя. В случае, если множитель В является неправильной дробью, т. е. когда после запятой и перед старшей значащей цифрой множителя находится некоторое число нулей, то выполняется нормализация дроби путем последовательного сдвига влево информации в регистре 1 на один десятичный разряд и одновременного уменьшения содержимого счетчика 5 на единицу. Сдвиг продолжается до тех пор, пока в старшем Й-м разряде регистра 1 не появится старшая значащая цифра множителя, о чем свидетельствует появление соответствующего сигнала на его выходе 15.С информационного многоразрядного выхода старшего Й-го разряда регистрамножителя на вход 14 генератора 3 поступает информационный сигнал, выбирающий кратное, соответствующее значению десятичной цифры в Й-м разряде регистра 1.Соответствующее кратное множимого поступает на информационный вход 17 сумматора 2 при наличии сигнала управления считыванием на управляющем входе 23 генератора 3 кратных множимого. Выбранное кратное суммнруется с содержимым сумматора 2 при наличии сигнала управления записью на управляющем входе 6 сумматора 2. Значение счет гика 5 разрядности множнтсля при этом уменьшается на единицу после прихода сигнал а на его уп р авл я кнци й вход 35. Затем происходит сдвиг влево на один десятичный разряд информации в регистре 1 множителя и сумматоре 2 под действием сигналов управления сдвигом, поступающих на управляющие входы 9 и 19 регистрамножителя и сумматора 2 соответственно. При этом информация из старшего (Й+)-го разряда сумматора 2 сдви 249507Г;)етс 5 в младший разряд регистра 1 множителя по игцрормациоцному входу, значение /г-го старшего регистра 1 теряегся, а младший разряд сумматора 2 принимает нулевое значение. В случае наличия значащего нуля в Й-м старшем разряде регистра 1 множителя, т. е. при появлении сигнала призака нуля на его выходе 5, происходит лишь сдвиг влево 5)а однц десятичный разряд информации в регистре 1 множителя и в сумматоре 2 указанным образом и уменьшение значения счетчика 5 ца единицу. Если счетчик 5 принимает нулевое значение, о чем свидетельствует появление единичного сигнала Р на соответству)ощем входе программного блока 6 управления, то операция умножения завершается и происходит обцу- Г)ецио старшего Й-го разряда регистра 1 множителя и сигналу обнуления нц управляющем входе 13 этого разряда. Знак и старшие разряды произведения находятся в регистре 1, а 1+1)-е младшис разряды хранятся в сумматоре 2.Сумматор 4 анализа положения запятой (фиг. 2) работает следующим образом.ДЛ 5 ГОТОВНОСТИ ОПТОЭЛЕКТ)ОНЦОГО МОДУ- ля 36 к записи информации ца шину 45 подается напряжение питания. Сигнал, поступакщий цо шине 26, обнуляет все регецеративцые оцтроны 39. 11 ри наличии уравляющего импульса положительной полярности ца электрической шине 27 и оптического сигнала ца входе 28 записи разрядности дробной части первого операнда В происходит переход в возбужденное состояние первого регенеративного о)ггроца 39 и дополнительного регсцеративного оптроца 37. Срабатывает оптоэлектронный ключ 38, с электрического выхода которого снимается :изкий 1,ровець Отрицательно)О потенциала.Затем в зависимое:и От длительнос)и поступления оптического си)чала на вход 28 последовательно срабатыва)от второй, третий и т. д. регенеративцые огпроцы 39, при этом обнуление соотьетствую)цих первого, второго и т. д. регецера Гиви.)х Огпроцов 39 не прОисх)дич тс)к как при зацисР информации в модуль 36 с электрического выхода оптоэлектронного ключа 38 снимается низкий урсвгчь Отрицательного и) гецциала.Носле завершения записи информации в модуль 36 дополнительный регенеративцыи оптрон 37 ооцуляется, переклю)ается оптоэлектронный к,)к)ч 38 и с его электрического выхода снимается высокий уровс)гь Отрица. тельного ютенциала, при этом происходит обнуление регснеративцых антропов 39 модуля 36, кроме сработавн)его последним, в котором Остается записанная единица информации, за счет Обратной Оп) ическО связи с оптического вь)хода -)ч) регшеративного оптрона 39 ца вход ( - 1)-го регенеративного оптроца 39.Таким образом, в сумматоре 4 анализа положения запятой записывае)ся значение35 ОбозСвязь наче Ние Сигнал связи 40 1 2 5 Х 1 Сигнал признака нуля в к-м разряде регистра 1 (при Х,=О разрешение записи в сумматор 2, считывание из генератора 3 кратных и уменьшения наединицу информации всчетчике 5) 50 Сигнал признака нулясчетчика 5 (при Х=1разрешение обнуленияк-го разряда регистра ",) Режим (при Х =1 выполне-з ние операции умножения)20 Х разрядности дробной части операнда в виде унитарного кода 00100, где единица находится в соответствующем разряде оптоэлектронного модуля 36. Аналогично происходит запись в сумматор 4 анализа значения разрядности дробной части второго операнда с той лишь разницей, что начинают срабатывать оптроны с последнего, сработавше)о при записи предыдущей информации в соответствии с длительностью оптического сигнала на шине 29.Таким образом, в сумматоре 4 анализаположения запятой происходит сложение величин разрядности дробных частей множимого РА и множителя РВ.Результат представлен в виде унитарного )5 кода 0000. С учетом того, что каждыйразряд оптоэлектронного модуля 36 сумматора 4 анализа, начиная с первого и до (21+1) -го соответствует десятичным разрядам сумматора 2 и регистра 1, начиная 20с первого разряда сумматора 2 и до й-го разряда регистра 1, то наличие единицы в определенном разряде модуля 36 соответствует положению запятой перед цифрой в соответствующем разряде сумматора 2 или регистра 1.Г 1 рограммный блок 6 управления реализует выполнение алгоритма умножения десятичных чисел с естественным положением запятой.Необходимые для управления функционированием устройства управляющие и лоЗ 0 гические сигналы приведены в таблице.Последовательность формирования управляющих сигналов У -У 7 приведена на графической схеме (фиг. 3).1249507 1 2 34 24 26 32 27 21 12 16 23 Формула цзобретени У,б Сдвиг влево в сумматоре 2 45 19 13 50 55 Продолжение таблицы 3 У 1 Обнуление регистра 1 У, Обнуление сумматора 2 У, Обнуление счетчика 5 У, Установка в начальное состояние генератора 3 кратных множимого Установка в начальное состояние сумматора анализа положения запятой Уб Запись в регистр 1 Ут Запись в счетчик 5 У 8 Запись в сумматор 4 анализа положения запятой У Запись в генератор 3 кратных множимого У 0 Запись в знаковый разряд регистра 1 У 1 Формирование кратных множимого в генераторе 3 У Сдвиг влево в регистре 1 Ул Вычитание единицы в счетчике 5 Ун Запись в сумматор 2 Ур Считывание из генератора кратных множимого У 1 т Обнуление к-го разряда регистра 1 1. Устанавливаются в начальное состояние регистр 1 множителя, сумматор 2, сумматор 4 анализа положения запятой, генератор 3 кратных множимого и счетчик 5.2, В регистр 1 множителя записывается значение первого операнда, в сумматор 4 анализа положения запятой - значение разрядности дробной части первого операн 5 10 15 20 25 30 35 40 да, в счетчик 5 - разрядность первого операнда.3. В генератор 3 кратных множимого записывается значение второго операнда. в сумматор 4 анализа положения запятой значение разрядности дробной части второ о операнда, в знаковый разряд регистра 1 значение знака результата.4. Формируются кратные множимого в генераторе 3 кратных множимого.5. Определяется равенство значения десятичной цифры в старшем А-м разряде регистра 1 множителя нулю. Если десятичная цифра в старшем Й-м разряде регистра 1 множителя равна нулю, то происходит сдвиг влево на один десятичный разряд информации в регистре 1 и уменьшение содержимого счетчика 5 на единицу. Сдвиг выполняется до тех пор, пока в старшем Ф-м разряде регистра 1 не появится значащая цифра множителя.6. Если десятичная цифра в старисм Й-л 1 разряде регистрамножителя не равна нулю, то происходит выборка соответствуощего кратного из генератора 3 кратных, сложение содержимого сумматора 2 с выбранным кратным и уменьшение содержимого счетчика 5 на единицу.7. Определяется равенство значения счетчика 5 нулю. Если значение счетчика 5 не равно нулю, то происходит сдвиг влево на один десятичный разряд информации в сумматоре 2 и регистремножителя.8. Определяется равенство нулк зачения десятичной цифры в старшем Й-л разряде регистрамножителя. Если десятичная цифра в старшем Й-м разряде регста 1 равна нулю, то происходит уменьцеис з;- чения счетчика 5 на единицу. а затем выполняется п. 7.9. Если значение десятичной цифры в старшем /г-м разряде регистра 1 не рано нулю, выполняется п. 6.10. Если значение счетчика 5 равно нули, то происходит обнуление старшего й-гс ра- ряда регистра 1. Операция умножешя з;- вер щена. Устройство для умножения, содерж;сс регистр множителя, накапливакпцй сумма тор, генератор кратных множимого, узс.формирования знаков, счетчик и программный блок управления, причем вход множ- теля устройства соединен с информационным входом регистра множителя, вход множнмого устройства подклк)чен к инфорлассч- му входу генератора кратных множимого, выход знакового разряда регистра лножсля подключен к первому входу узла форм- рования знаков, выходы программного б.кк; управления с первого по третий подключсчы соответственно к входам обу.е 1 я рс гпстр/7 р множителя, накапливающего сумматора и счетчика, четвертый и пятый выходы программного блока угравления подключены к входам управления записью регистра множителя и накапливающего сумматора, выход старшего информационного разряда накапливающего сумматора подключен к информационному входу младшего информационного разряда регистра множителя, шестой выход программного блока управления подключен к входу управления записью счетчика, выход признака равенства нулю которого подключен к входу признака окончания счета программного блока управления, седьмой, восьмой и девятый выходы которого подключены соответственно к входу управления сдвигом регистра множителя, счетному входу счетчика, входу управления сдвигом накапливающего сумматора, двенадцатьй выход программного блока управления подключен к управляющему входу генератора кратных множимого, вход запуска программного блока управления соединен с входом запуска устройства, информационный вход счетчика является входом разрядности множителя устройства, десятый и одиннадцатый выходы программного блока управления соединены с входами управления записью знака и обнуления старшего А-го разряда регистра множителя соответственно, выход признака нуля старшего Й-го разряда регистра множителя подключен к входу признака выполнения сложения в данном такте программного блока управления, второй вход узла формирования знака соединен с входом знака множимого устройства, выход старшего Й-го разряда регистра множителя подключен к входу управления значением кратности пнератора кратных множимого, выход которого соединен с информационным входом 5накапливающего сумматора, выходы разрядов которого соединены с выходами младших разрядов произведения устройства, выходы разрядов регистра множиеля соединены с выходами старших разрядов произведения устройства, двенадцатый, тринадца тый, четырнадцатый и пятнадцатый выходыпрограммного блока управления соединены с входом установки в начальное состояние, входом управления записью, входом управления считыванием и входом управления формированием кратных генератора кратных мцожимого соответственно, отличаюиееея тем, что, с целью расширения области применения за счет обеспечения возможности обработки информации с естественным положением запятой, устройство содержит сумматор анализа положения запятой, два информационных входа сумматора анализа положения запятой соединены с входами разрядности дробных частей множимого и множителя устройства соответственно, выходы сумматора анализа положения запятой 25 подключены к входам индикации положениязапятой устройства, шестнадцатый и семнадцатый выходы программного блока управления соединены с входом установки в начальное состояние и входом управления записью сумматора анализа положения запятой, выход узла формирования знака подключен к входу знакового разряда регистра множителя.Составитель В. БеТехред И. ВерееТираж 67Государственного комилам изобретений и оква, Ж - 35, РаушскаяПатент, г. Ужгород,1 езкин едактор А. Воровинаказ 4325/49ВНИИПИпо д13035, МоФилиал ППП Ь,орректПодпис тета СССР крытий наб., д. 4 л. Проектна1 Рошье