Патенты с меткой «ошибок»

Номер патента: 1051541

Опубликовано: 30.10.1983

Авторы: Кондратьев, Чукавин

МПК: G06F 11/08

Метки: информации, локализации, обнаружения, ошибок, передаче

...к второму и третьему блокам индикации соответственно, вход синхронизации регистра ошиб ки соединен с выходом второго элемента И, выходы приемных регистров являются информационными выходами устройства, выход сбоя устройства соединен с инверсньп выходом тригге 30 ра сбоя, вход сброса устройства соединен с входами сброса всех регистров, с входом сброса триггера сбоя и счетчика.На чертеже приведена схема устройства для обнаружения и локализации ,ошибок при приеме информации.Устройство содержит входной регистр 1, блоки 2 и 3 свертки по модулю два, схему 4 сравнения контрольных разрядов, регистр 5 ошибки, дешифратор 6, приемные регистры 7 -7; группы, регистр 8 контрольных разрядов, схему 9 сравнения информационных разрядов,...

Номер патента: 1053108

Опубликовано: 07.11.1983

Авторы: Дикалов, Долгов, Родькин, Шутовский

МПК: G06F 11/08

Метки: исправления, одиночных, ошибок

...одиночных ошибок вразрядном тракте посредством последовательно соединенных второй группыэлементов ИЛИ, группы элементов памяти и группы элементов индикацииоператору выдается информация о не-,исправностях в разрядных трактах,что обеспечивает своевременное принятие решения оператором по устра"нению неисправности и таким образом,увеличивается время безотказной ра 5 боты устройства, чем повышается егонадежность,На чертеже приведена структурнаясхема устройства.Устройство содержит приемный регистр 1, дешифратор 2, первую группу 3 элементов ИЛИ, группу 4 элементов И, блок 5 управления, вторуюгруппу 6 элементов ИЛИ, группу 7элементов памяти, группу 8 элемен- .тов индикации.Выходы приемного регистра 1 соединены с входамй дешифратора 2, выходы...

Номер патента: 1053300

Опубликовано: 07.11.1983

Автор: Ярошевский

МПК: H04B 3/46

Метки: коэффициента, ошибок

...третий индикаторы числа, соответствующие входы которых соединены свыходами разрядов соответственнопервого, второго и третьего декадных счетчиков, причем выход первогои третьего декадных счетчиков и первый, второй и третий выходы датчикасигналов времени соединены соответственно с вторым, третьим, четвертымОпятым и шестым входами блока управления, второй и третий выходы которого соединены соответственно с входом первого декадного счетчика и сразрешающим входом индикатора порядка СЗ Д.Недостатком известного устройства является значительное время измерений при больших значениях коэффициента ошибок, так как при переполнении всех декадных счетчиков величина коэффициента ошибок остаетсянеизвестной и для ее определения необходимо повторять...

Номер патента: 1053310

Опубликовано: 07.11.1983

Автор: Сафаров

МПК: H03M 13/51

Метки: коррекцией, ошибок, связи, цифровая

...входом пре образователя аналог-цифра и подсоединен к выходу синхронизатора, а 45 на приемной стороне последовательно соединенные приемник, синхронизатор, генератор эталонного сигнала и коррелятор, к второму входу которого подсоединен выход сумматора по модулю 50 два, к первому входу которого подсоединен выход элемента задержки, а также последовательно соединенные блоккоррекции ошибок и регистрирующий блок, к второму входу которого подсоединен второй выход синхронизато 55 ра, третий выход которого подключен к первому входу декодирующего блока, к второму входу которого подсоединен выход приемника, а выход подклю-чен к "входам элемента задержки и сум.60 матора по модулю два, выход которо,го подключен к первому входу блока коррекции...

Номер патента: 1053315

Опубликовано: 07.11.1983

Автор: Подберезин

МПК: H04L 11/08

Метки: коэффициента, ошибок, передачи, системах, цифровых

...который подключен к тактовымвходам И регистров сдвига, кроме10 того вход генератора тактовых импульсов, информационный вход первогорегистра сдвига и второй вход селектора ошибок объединены и являютсявходом устройства,На фиг.1 представлена структурнаяэлектрическая схема устройства дляизмерения коэффициента ошибок в ЦСП;на фиг,2 - временные диаграммы, поясняющие его работу.20 Устройство содержит селектор 1ошибок, счетчик 2, формирователь 3сигналов ошибок й регистров 4 сдвига, элементы И 5 и генератор б тактовых импульсов,Устройство работает следующимобразом,двоичный сигнал (фиг. 2 Д ), коэффициент ошибок которого необходимоизмерить и содержащий периодическиповторяющуюся комбинацию импульсов,подается на первый вход селектора 1ошибок,...

Номер патента: 1061275

Опубликовано: 15.12.1983

Авторы: Бондарев, Голубчик, Скотарь, Федотов

МПК: H03M 13/51

Метки: исправления, многократных, обнаружения, одиночных, ошибок

...выход которого через шестой ключ подсоединен к дополнительному входу входного накопителя, ко второму входу шестого ключа подключен первый выход дешифратора, второй выход которого подсоединен ко второму входу первого ключа и первому входу второго ключа, второй вход которого объединен со вторым входом четвертого ключа и подсоединен к выходу накопителя, третий выход дешифратора через третий ключ подсоединен к первому входу триггера, второй вход которого объединен со вторым входом счетчика, первым входом динамического триггера и является вторым входом начальной установки, четвертый выход дешифратора через последовательно соединенные пятый ключ и элемент ИЛИ подсоединен ко второму входу динамического триггера, при этом первый выход триггера...

Номер патента: 1064132

Опубликовано: 30.12.1983

Автор: Хоанг

МПК: G01C 11/00

Метки: ошибок, систематических, снимка

...ОШИБОК СНИМКА, заключающийся в опознавании точек изображения объекта на снимке, измерениикоординат изображений опознанныхточек и расчете систематическихошибок, о т л и ч а ю щ и й с ятем, что, с целью снижения трудоемкости способа путем исключения полевых геодезических работ, опознавание опорных точек изображенияосуществляют на протяженных прямолинейных объектах, причем на каждойпряЭюй линии объекта местности выбирают не менее трех точек, а расчетсистематических ошибок снимка проводят решением уравнения прямойлинии на снимке методом последовательных приближений.;Заказ 10506/42 . Тирак 602 Подписное ВНИИПИ Росударственного комитета СССР по делам изобретений и открытий 113035 Москва, Ж"35, Раушскаи наб д, 4/5филиал ППП ВПатентфг, загород,...

Номер патента: 1065819

Опубликовано: 07.01.1984

Автор: Диденко

МПК: G08C 25/00

Метки: обнаружения, ошибок

...(К = 0,1,2п)первого и второго дешифраторов сигнала соединены с соответствующими 40входами кодера,На чертеже изображена схема предлагаемого устройства,устройство состоит из гп -разрядныхдешифраторов 1 и 2 сигнала, элементов НЕ 3 и 4, кодера 5. Входомустройства служат клеммы 6-11, ныхадом - клеммы 12-14. Клемма 15 предназначена для расширения разрядностиустройства, 50Входные клеммы 6-11 соединены с(1 я.)-разрядами дешифратарон 1 и 2,Выходы чисел 2 " (числа 1, 2, 4) дешифраторов 1 и 2 сигнала соединеныс соответствующими входами кодера 5.Выход числа ноль первого дешифрато 55ра сигнала через элемент НЕ подключен к старшему (4 разряду) дешифратора 2. Первый вылод (число 0) дешифратора 2 через элемен г НЕ соединенс клеммой 2. 60Устройства...

Номер патента: 1070605

Опубликовано: 30.01.1984

Авторы: Зиновьев, Пятошин, Семаков, Тузиков

МПК: G11C 29/00

Метки: блоках, исправления, ошибок, памяти

...И - я подматрица образова.на из нулевой матрицы порядка иединичной матрицы порядка и и приписанной снизу строки из П единиц.первая и й - я подматрицы проверсчной матрицы соответствуют контрольным разрядам, а.остальные ("1 -2)инФормационнич.Например, проверочная матр 1 лцан соответствии с которой вы 11 олненысоединения на Фиг, 1 имеет слеп".:-ющий вид". 1000 1000 1000 0000 0100 0100 0100 ОООО 0010 0010 0010 ОООО 0001 0001 0001 1000 0000 0001 ОООО 1000 0100 1000 0000 0100 0010 0100 1000 0010 0001 0010 0100 0001 0000 0001 0010 1111 два другими контрольныи выходамиустройства.На Фиг, 1 а,б,.в,г показана структурная схема устройства для исправления ошибок в й блоках памяти (дляй = 4 и о: 4); на Фиг, 2 - структурнаясхема генератора кода...

Номер патента: 1070700

Опубликовано: 30.01.1984

Авторы: Попов, Савельев, Сергеев, Устинов

МПК: H03M 13/51, H04L 1/12

Метки: защиты, ошибок

...на приеме последовательно соединенные блок сравнения, счетчик совпадений и элементИ и посяедовательно соединенные блокэлемеНтов ИЛИ и второй элемент НЕТ,выход которого подсоединен к первомуходу элемента ИЛИ и второму входуэлемента И, выход которого подсоединен к третьему входу выходного накопителя и первому входу счетчика блокировки на передаче, к второму входу первого элемента ИЛИ подключенвыход первого эЛемента НЕТ, к второму входу которого подключен второйвыход блока элементов ИЛИ, первыйвход которого подключен к выходусчетчика совладения, второй входподключен к выходу дешифратора служебных команд, а третий вход блокаэлементов ИЛИ подключен к выходудекодера, первый выход счетчикаблокировки подсоединен к второмувходу второго...

Номер патента: 1072050

Опубликовано: 07.02.1984

Авторы: Аверьянов, Верига, Овсянников, Яловега

МПК: H03M 13/51

Метки: блоков, кодом, коррекции, обнаружения, ошибок, работающих, хэмминга

...блоков обнаружения и коррекции ошибок, работающих с кодом Хэмминга.Устройство содержит информационный регистр 1, регистр 2 контрольных разрядов, блок 3 обнаружения и коррекции, триггер 4 имитации одиночной ошибки, триггер 5 запуска оперативного контроля, триггер б коррекции одиночной ошибки, триггер 7 результата проверки, счетчик 8 числа одиночных ошибок, элемент ИЛИ 9, элемент И 10, информационные входы 11,. тактовый 12 вход, вход 13 пуска, вход 14 сброса, информационный выход 15 контролируемого блока н контрольный выход 1645 генаратор 17, дешифратор 18, корректор 19 и сигнал 20.Информационные 11, тактовый 12входы, вход 13 пуска устройстваподключены к информационным, тактовым и первому управляющему входаминформационного....

Номер патента: 1073798

Опубликовано: 15.02.1984

Авторы: Головков, Рыбин

МПК: G11C 29/00

Метки: блоках, коррекции, ошибок, памяти

...затраты, определенные необходимостью мультиплексирования данных, необходимостью коррекциине только данных, но и контрольныхразрядов и наличием ряда инверторовдля согласования по фазе входных ивыходных данных.Цель изобретения - экономияоборудования и повышение быстродействия устройства,Поставленная цель достигаетсятем, что в устройство для коррекции 65 ошибок, в блоках памяти, содержащеепервый регистр, выход которого подключен к первому входу генераторасиндромов и первому входу корректораданных, выход которого являетсявыходом устройства, второй регистр,выход которого подключен к второмувходу генератора синдромов, третийвход которого подключен к накопителюсиндромон, входы первого и второго;регистров являются соответственновходами...

Номер патента: 1073799

Опубликовано: 15.02.1984

Авторы: Самойлов, Фокин, Щербаков

МПК: G11C 29/00

Метки: запоминающее, коррекцией, однократных, ошибок

...обусловлена наличием последовательной цепи, состоящей изшифратора, схемы сравнения, дешифратора и выходного регистра числа.Другим недостатком укаэанногоустройства является искажение выходной информации в случае отказа вотдельных узлах устройства, напримерв шифраторе, схеме сравнения или вдешифраторе, что снижает надежность.Цель изобретения - повышение быстродействия и надежности устройстваза счет исправления однократныхошибок не только в разрядах основнойи избыточной памяти, но и в другихблоках устройства и уменьшения глубины декодирования за счет увеличений,количества разрядов избыточной памяти 1Поставленная цель достигается тем,что в запоминающее устройство с коррекцией однократных ошибок, содержащее основной и дополнительный...

Номер патента: 1075312

Опубликовано: 23.02.1984

Авторы: Дичка, Забуранный, Корнейчук, Орлова, Палкин

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...первого и второгонакопителей,На чертеже приведена блоксхема . запоминающего устройства,содержащего регистр 1 адреса, дешифраторы 2 и 3 адреса, накопители4 и 5, регистры б - 9, блоки 10 и 11сравнения, блоки 12-14 элементов И,элемент ИЛИ 15, блок 1 б элементов ИЛИ,регистр 17 и блок 18 управления.В предлагаемом устройстве информация одновременно записывается(считывается) в оба накопителя 4 и 5.Слово, подлежащее записи, находится в выходном регистре 17, Содержимое одноименных ячеек накопителей 4и 5, в которые необходимо записатьинформацию, считывается на регистрыб. Обратный код содержимого регистров б и 7 записывается в те жеячейки накопителей 4 и 5 и считывается обратно на регистры б и 7.Коды с регистров б и 7, а также...

Номер патента: 1075313

Опубликовано: 23.02.1984

Авторы: Абрамов, Киселев, Ляпинский, Родин

МПК: G11C 29/00

Метки: коррекции, обнаружения, одиночных, ошибок

...для формирования контрольныхбитов кода Хэмминга и битов синдрома, дешифраторы, входы которых подключены к выходам логического блока,а выходы - к первым входам логических элементов, реализующих функциюИСКЛЮЧАЮЩЕЕ ИЛИ, на вторые входыкоторых поступает информация.из памяти, а с выходов элементов ИСКЛЮЧАКМЦЕЕ ИЛИ информация через инверторыпередается на выходную магистральданных (2).выходам блока формирования контрольных сигналов,На Фиг. 1 изображена структурнаясхема устройства для обнаружения икоррекции одиночных ошибок; нафиг. 2 - возможный вариант выполненияФормирователя контрольных сигналовдля двух разрядов.Устройство (фиг, 1) содержит блок1 формирования контрольных сигналов,служащий для формирования разрядовсиндрома.и...

Номер патента: 1077044

Опубликовано: 28.02.1984

Автор: Чулкин

МПК: H03K 3/84

Метки: генератор, ошибок, последовательности

...группированияОднако укаэанный генератор не обеспечивает высокой точности моделирования реального потока ошибок дискретного канала. Реальный поток ошибок дискретного канала представляет собой случайную импульсную последовательность, в которой импульсы соответствуют ошибке в принятой кодовой комбинации. Причем моменты возникновения ошибок являются случайнычи, непредсказуемыми для получателя :ообщения, В то же время импульсная последовательность на выходе известого генератора не является случайой последовательностью, а является детермированной, так как в исходном потоке каждый последующий интервал между импульсами больше предыдущего на один такт, т.е. имеет место равно. мерное распределение интервалов между ошибками, что не...

Номер патента: 1078543

Опубликовано: 07.03.1984

Автор: Гурьев

МПК: H02K 15/06

Метки: ошибок, сельсина, статора

...ошибок изготовления статора известным способомзависит не только от ошибок изготовления собственно обмотки (ошиб ки укладки обмотки и наличие КЗ-витков), но и начиная КЗ-витков в сердечнике статора, что снижает точность и чувствительность контроля,поскольку ошибки обмотки статорауверенно можно контролировать только с определенного уровня, соответствующего ошибкам за счет наличияКЗ-витков в сердечнике.Цель изобретения - повышение точ,ности выделения ошибки обмотки приизготовлении статора сельсина,Поставленная цель достигаетсятем, что согласно способу контроляошибок изготовления статора сельсина, при котором подключают напряжения питания к выводу третьей исоединенным накоротко выводам первой и второй Фаэ обмотки ротора ипоследовательном...

Номер патента: 1078653

Опубликовано: 07.03.1984

Авторы: Бруссер, Гор, Сафаров, Финк

МПК: H03M 13/51

Метки: информации, коррекцией, ошибок, передачи, приема

...выход генератора эталонного кода подключен к второму входу первого корректора ошибок и другому входу коррелятора, на передающей стороне введен сумматор по модулю два, входы которого соединены с выходами преобразователя кода, а выход сумматора по модулю два подключен к дополнительным входам регистра и блока сумйаторов по модулю два, на приемной стороне введены последовательно соединенные преобразователь кода дополнительный сумматор по модулю два и первый инвертор, последовательно соединенные первый элемент ИЛИ, второй инвертор, элемент И и третий инвертор, а также выходной блок элементов И и второй элемент ИЛИ, входы которого соединены с первыми выходами второго корректора ошибок, а выход второго элемента ИЛИ подключен к второму входу...

Номер патента: 1078655

Опубликовано: 07.03.1984

Авторы: Балабанов, Бецков, Бороденко, Ивашин, Краснобаев, Стеценко, Ткаченко

МПК: H03M 13/51

Метки: исправления, многократных, обнаружения, одиночных, ошибок

...элементИЛИ и триггер, к второму входу кото"рого подключен выход элемента НЕ,вход которого подключен к выходублока обнаружения ошибок, вход которого подключен к выходу сумматорапо модулю два через второй элементИЛИ, второй вход которого подключенк информационному входу первогоэлемента ИЛИ, при этом второй вход 65 третьего элемента ИЛИ является установочным входом устройства,На чертеже представлена структурно-электрическая схема устройствадля исправления одиночных и обнаружения многократных ошибок,Устройство содержит сумматор 1 по модулю два, накопитель 2, датчик 3 одиночных ошибок, ключ 4, блок 5 обнаружения ошибок, элементы ИЛИ 6-8, элемент НЕ 9, триггер 10, установочный вход 11.Устройство для исправления одиноч ных и обнаружения...

Номер патента: 1083237

Опубликовано: 30.03.1984

Авторы: Богданов, Горшков, Кондратьев

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...сдвига имитируется ошибка,которая с помощью сумматоров по модулю два вносится в считываемое из на копителя слово, При этом, если в сумматорах по модулю два в одном илинескольких разрядах имеются отказы,которые равносильны наличию кода "О"на соответствующих входах сумматоров,соединенных с выходами регистра сдви.га, то при этом контроль аппаратуры для коррекции ошибок либо Совсемне производится (при отказах в "О"всех входов сумматоров по модулюдва, соединенных с выходами регистрасдвига), либо производится не в полной мере (при отказах рассмотренноготипа на одном или нескольких входахсумматоров по модулю два). Следовательно, недостатком этого устройстваявляется неполнота контроля его узлов, что обуславливает низкую достоверность...

Номер патента: 1083387

Опубликовано: 30.03.1984

Авторы: Давыдов, Жуков

МПК: H03M 13/15

Метки: декодер, исправлением, кода, ошибок, стираний, циклического

...достижнния поставленной це-. ли в декодер циклического кода с исправлением ошибок и стираний, содержащий блок разделения комбинаций, первый выход которого подключен к входу регистра сдвига, а также мам жоритарные блоки, введены генератор контрольных проверок ".Стирание", генератор контрольных проверок "Ошибка", сумматор по модулю два и решающий блок, при этом первый и второй выходы блока разделения комбинаций подключены соответственно к входам генератора контрольных проверок "Ошйбка" и генератора контрольных проверок "Стирание", выходы разрядов которых подключены к соответствующим входам решающего блока, выходы которого через первый мажоритарный блок подключены к одному из входов сумматора по модулю два, к другому входу которого...

Номер патента: 1086460

Опубликовано: 15.04.1984

Автор: Осмоловский

МПК: G11C 29/00

Метки: блоках, коррекции, ошибок, памяти

...по модулю два информа .циоинцх символов, обозначенных бук-.вами А-Л.1 А+ Б+ Г+Д+Ж+И+Д2 фА+ В+.Г+Е+Ж+ К+Д (1) 403 Б+ В+ Г+ 3+И+.К+В4Д+ Е + Ж+ 3 + И+ К+ ЛЗатем каждый иэ цичных символовподвергается стохастичесхому (квазислучайкому) преобразованию код воэдействиеи кваэислучайной кодирующейпоследовательности, На .этом процесскодирования заканчивается.Прямое и обраткое стохастическоепреобразование - этоизвестные опера ции, реализуемюе как умножение иделение полиномов по модулю иепрнводкмого полинома или выполняемые таб-лично 3 и 4,.При декодировании вначале вылняется обратное стохастическое пре-образование каждого ц-ичного символа под воздействием той же кваэислу 460 4 чайной последовательности,что и при кодировании, В результате, если...

Номер патента: 1088073

Опубликовано: 23.04.1984

Автор: Горшков

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...записи массива слов код адреса и код записываемого слова подаются соответственно на входы регистра 4 и, через группу элементов ИЛИ 6, на входы регистра 2, и производится запись слова в соответствующую ячейку накопителя 1. На управляющие входы 21-23 при "этом подается нулевой уровень. Одновременно код адреса и код записываемого слова подаются соответственно на сумматор 7 и, через элементы ИЛИ 5, на сумматор 8, которые вырабатывают биты четности адреса и записываемо,го слова.Биты четности объединяются сумматором 9 в результирующий битС управляющего входы 20 на вход элемента НЕ 18 при этом поступает нулевой сигнал. Следовательно, на выходе элемента НЕ 18 при этом будет единичный уровень. В случае единичного значения результирующего бита он...

Номер патента: 1088143

Опубликовано: 23.04.1984

Автор: Палащенко

МПК: H03M 13/51

Метки: биполярного, обнаружения, ошибок, сигнала

...подключен к входу элемента задержки.На чертеже представлена структурная электрическая схема устройства для обнаружения ошибок биполярного сигнала.Устройство для обнаружения ошибок биполярного сигнала содержит элемент ИЛИ 1, декодер 2, блок 3 обнаружения ошибок, инвертор 4, элемент И 5, дополнительный элемент ИЛИ 6, трехразрядный регистр 7 сдвига, элемецр 8 задержки, формирователь 9 отрицательного импульса по длительности,Устройство для обнаружения ошибок биполярного сигнала работает следующим образом.На информационные входы устрой" ства для обнаружения ошибок биполярного сигнала поступают положительные и отрицательные импульсы псевдотроичной последовательности кода НДВЗ На выходе декодера 2 формируется исходная двоичная...

Номер патента: 1089628

Опубликовано: 30.04.1984

Автор: Марголин

МПК: G11C 29/00

Метки: запоминающее, обнаружением, оперативное, ошибок

...коммутации устройства,контрольный выход 24 блока памяти,информационные 25 и адресные 26входы и информационные выходы 27 устройства. Устройство содержит такжесумматоры 28-33 по модулю два с первого по шестой,Логический блок содержит (см.фиг. 1) первый 34 и второй 35 элементы И, первый элемент И-НЕ 36, третий 37 и четвертый 38 элементы И ивторой элемент И-НЕ 39. Устройствосодержит также ключи 40-40 п .Во втором варианте выполнения логический блок содержит также (см. фиг. 2) третий элемент И-НЕ 4 1.Устройство работает следующим образом.В том случае, когда отсутствует необходимость в наращивании информационной емкости устройства, сумма- торы 32 и 33 (см. фиг. 1) используются для инвертирования и формирования сигнала управления ключами...

Номер патента: 1091211

Опубликовано: 07.05.1984

Авторы: Мартиросян, Свистельников

МПК: G06F 11/08

Метки: кодов, обнаружения, ошибок, передаче

...записи информации с входного регистра в и регистров по заданной программе.Поставленная цель достигается тем, что в устройство, содержащее входной регистр, входы которого являются входами устройства, а первый выход соединен с первыми входами и выходных регистров, и триггеров, и блоков контроля на четкость и и элементов ИЛИ, выход каждого элемента ИЛИ через соответствующий выходной резистор подключен к первому входу соответствующего блока контроля на четкость, второй вход которого через соответствующий триггер соединен с выходом соответствующего элемента ИЛИ, а выходы всех блоков контропя на четкость подключены к1093первым входам блока формирования сигнала ошибки, йыход которого является выходом устройства, а также регистр контрольных...

Номер патента: 1092570

Опубликовано: 15.05.1984

Авторы: Бруевич, Воробьев, Вушкарник, Куликов, Оношко, Смирнов

МПК: G11C 29/00

Метки: групповых, запоминающее, коррекцией, ошибок

...И четвертой группы и одни из входов эле"мента ИЛИ соединены соответственнос выходами сумматоров по модулю двапервой группы и с выходом первогосумматора по модулю два, выходы сумматоров по модулю два второй группыи второго сумматора по модулю дваподключены ко вторым входам элементов И четвертой группы, другим входам элемента ИЛИ и другим входамкомпараторов, выходы которых соединены с третьми входами соответствующих элементов И четвертой группы ивходами элемента ИЛИ-НЕ, выход которого подключен к первому входу второго элемента И, второй вход которого соединен с выходом элемента ИЛИ,выходы элементов И четвертой группыи выход второго элемента И являютсявыходами блока,На фиг.1 представлена функциональная схема устройства с...

Номер патента: 1092738

Опубликовано: 15.05.1984

Авторы: Аксенов, Гаазе, Дмитриев

МПК: H04B 3/46

Метки: выявления, дискретного, канала, ошибок, связи

...с выхОдом инвертора, вход которого соединен с первым входом первого блока совпадения, с входом сброса дополнительного счетчика им-пульсов, с входом сброса счетчика фазы, с входом сброса триггера режима, с первым входом сдвига дополнительного регистра сдвига, со вторым входом сдвига основного регистра сдвига и входом установки динамического триггера, выход которого соединен со вторым входом сдвига дополнительного регистра сдвига и со счетным входом дополнительного счетчика импульсов, выход которого соединен с третьим входом сдвига основного регистра сдвига, с входом сброса счетчика импульсов, с входом установки триггера режима и счетным входом счетчика фазы, выход которого соединен со входом сброса динамического триггера, с...

Номер патента: 1095183

Опубликовано: 30.05.1984

Автор: Горшков

МПК: G06F 11/08

Метки: исправления, ошибок

...слова в регистр 1 на вход 20 запуска устройства подается единичный импульс, свидетельствующий о начале декодирования слова. По этому сигналу производится обнуление регистра 12 сдвига и при наличии ошибок их исправление.Процесс функционирования устрой ства при трех различных ситуациях которые могут возникнуть при декодировании слова, следующий. 20 дешифратор, первый элемент ИЛИ,группу элементов И, группу элементов ИЛИ, причем информационные входытриггерного регистра являются информационными входами устройства, выходы 5дешифратора, соответствующие разрешенным комбинациям, соединены со входами первого элемента ИЛИ, выходыдешифратора, соответствующие запрещенным комбинациям с одиночной .ошибкой Ов д-м разряде соединены со входами.-го...

Номер патента: 1096651

Опубликовано: 07.06.1984

Автор: Музыченко

МПК: G06F 11/08

Метки: коде, обнаружения, ошибок, параллельном, разрядном

...разрядов регистра 1 сдвига,Регистр 3 может быть выполнен,фиг, 2) в виде К блоков 12. Первыйвход каждого блока соединен с входомрегистра, а второй - с вторым выходом предыдущего блока 12. Вход сброса регистра 3 соединен с входом 11устройства, Второй вход первого блока 12 соединен с входом 11 пуска устройства, а второй - с вторым выходомпредыдущего блока 12, Каждый блок 12состоит иэ триггера 13, соединенногопрямьпч входом с выходом элемента И 14,первый вход которого является первымвходом блока, а второй соединен спервым входом элемента И 15 и вторымвходам блока, Второй вход элементаИ 15 соединен с прямым выходом триггера 13, являющимся первьм вьходомблока, выход элемента И 15 являетсявторым выходом блока. Инверсные входы всех триггеров...