Патенты с меткой «ошибок»

Номер патента: 1100639

Опубликовано: 30.06.1984

Авторы: Борисов, Горемыкин, Никулин, Рублев

МПК: G11C 29/00

Метки: блоках, исправления, ошибок, памяти

...шестого и восьмого элементов ИЛИ,а седьмой выход дешифратора кода управления - с третьим входом первого 45элемента ИЛИ и вторым входом элемента ИЛИ-НЕ, выходы элементов ИЛИ,ИЛИ-НЕ, НЕ и выходы с первого по третий дешифратора кода управления являются выходами блока. 50На фиг; 1 представлена функциональная схема предложенного устройства; на фиг. 2 и фиг. 3 - соответственно функциональные схемы наиболее55 предпочтительных вариантов выполнения преобразователя кода ошибки и блока местного управления; на фиг.4 и фиг. 5 - примеры матрицы предложенного модифицированного кода Хемминга,применяемого для работы устройства;на фиг, 6 - схема объединения двухустройств.Устройство (фиг. 1) содержит блок1 ввода и вывода информации, регистр2, первый...

Номер патента: 1100746

Опубликовано: 30.06.1984

Авторы: Башмаков, Попов, Соляник

МПК: H03M 13/51, H04L 1/12

Метки: обнаружения, ошибок

...стробирующий блок 3,первый и второй счетчики 4 и 5 несовпадения, элемент 6 совпадения,блок 7 .обнаружения ошибок, регистр8 памяти, элемент 9 сборки, интегратор 10, датчик 11 комбинаций, первыйи. второй переключатели 12 и 13,первый и второй сумматоры 14 и 15по модулю два, элемент И 16, ключ1017, элемент 18 запрета,Устройство для обнаружения ошибок работает следующим образом,Передаваемая информация кодирует.ся избыточным разделимым ( п,к) кодом, где П - длина кодовой комбинации, к - число информационных разрядов. Проверочные разряды, числокоторых равно и -к, передаются пос,ле информационных. 20Двоичные сигналы кодовых комбинаций подаются в последовательномвиде, начиная с информационных разрядов, с входа устройства для...

Номер патента: 1101887

Опубликовано: 07.07.1984

Авторы: Чехлай, Чуманов

МПК: G11B 27/36

Метки: воспроизведения, записи, канала, магнитной, ошибок

...с первым входом элемента 9 стробирования и с тактовым входом регистра 4 сдвига, первый и второй выходы которого соединены с входами сумматора 6 по модулю два, выход которого соединен с вторым входом сумматора 7 по модулю два, выход которого соединен с вторым входом элемента 9 стробирования.Выход элемента 9 стробирования соединен с входом счетчика 10 ошибок. Выход элемента И 13 соединен с сигнальным входом элемента ЗАПРЕТ 15 и с информационным входом триггера 14 формирования сигнала ошибок. Выход элемента ЗАПРЕТ 15 соединен со счетным входом счетчика 16 тактов, выход которого соединен с установочным входом триггера 14 формирования сигнала ошибок и с блокирующим входом элемента ЗАПРЕТ 15. Первый и второй выходы элемента 11...

Номер патента: 1101898

Опубликовано: 07.07.1984

Авторы: Ваврук, Елагин, Тимофеенко, Филимонов

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...входы которого соединены соответственно с выходами регистра слова и с выходами адресного регистра, а выходы - с входами выходного регистра, выходы которого подключены к первым входам элементов ИЛИ первой группы, выходы которых соединены с входами первого сумматора по модулю два, причем вторые входы элементов ИЛИ первой группы и входы регистра слова объединены и являются информационными входами устройства, одними из выходов которого являются выходы первого счетчика, введены дополнительный накоптель и второй счетчик, счетный вход которого подксиочен к выходу второго сумматора по модулю два, входы которого соединены с выходами элементов ИЛИ второй группы, первые входы которых подключены к выходам регистра адреса, причем информационные...

Номер патента: 1102050

Опубликовано: 07.07.1984

Автор: Каминский

МПК: H04L 7/10

Метки: выделения, обнаружением, ошибок, рекуррентного, синхросигнала

...выделения рекурретного синхросигнала с обнаружением ошибок.Устройство выделения рекуррентного синхросигнала с обнаружением ошибок содержит переключатель 1 режимов работы, блок 2 проверки на рекуррент- ность, блок 3 сравнения, реверсивный счетчик 4, селектор 5, элемент "И б, ключ 7, элемент 8 совпадения, умножитель 9 и триггер 10.Устройство выделения рекуррентного синхросигнала с обнаружением ошибок работает следующим образом.Принимаемая последовательность двоичных знаков через переключатель 1 поступает в блок 2 проверки на рекуррентность. В этом узле, содержащем триггер сдвига на К знаков с точками съема на сумматоры по модулю 2 в соответствии с многочленом Р/х/), принимаемые знаки проверяются на соответствие закону построения...

Номер патента: 1109923

Опубликовано: 23.08.1984

Авторы: Ерохин, Михайлов, Морозов, Приказюк

МПК: H03M 13/51, H04L 12/26

Метки: ошибок, регистрации, связи, системах, цифровых

...либо с помощью оператора. При этом сигнал с его первого выхода через элемент ИЛИ-НЕ 2 сбрасывает счетчик-делитель 3 на и в исходное состояние, а сигнал с вто рого выхода блока 5 первоначального запуска сбрасывает счетчик 11 ошибок, и через второй элемент ИЛИ 20 элемент задержки 18 в исходное состояние, и через первый элемент ИЛИ 1355 устанавливает первый триггер 4 в состояние, при котором с его первого выхода снимается сигнал Сброс" на блок 1 вьщеления ошибок, вследствие чего последний устанавливается в исходное состояние, и на первый элемент И 10, разрешающий прохождение сигнала ошибок с выхода блока 1 выделения ошибок для сброса счетчика- делителя 3 на и. С второго выхода первого триггера 4 подается сигнал на второй вход первого...

Номер патента: 1111169

Опубликовано: 30.08.1984

Авторы: Маркин, Новожилов, Поваляев

МПК: G06F 11/08

Метки: блоках, вычислительной, исправления, обнаружения, ошибок

...выход схемы сравнения соединен с информационным . входом триггера признака одиночной ошибки и с входом элемента НЕ, выход которого соединен с вторым входом элемента И, выход элемента И соединен с информационным входом триггера признака двойной ошибки, прямые выходы триггеров ошибки коррекции, признака одиночной ошибки и признака двойной ошибки образуют контрольный выход устройства, вход сброса устройства соединен с входом установки в ноль первой группы информационных входов входного регистра, первый вход разрешения устройства соединен с входом считывания первой и второй групп выходов входного регистра, второй вход разрешения устройства соединен с входом считывания пер- ф 55 вай и второй групп выходов выходно- о регистра, выходы входного...

Номер патента: 1111205

Опубликовано: 30.08.1984

Авторы: Бац, Ройзман, Шварц

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...адресным входом устройства, выходы двухразрядных сумматоров по модулю два и элемента ИЛИ соединены с другими входами оперативного накопителя.На чертеже приведена функциональная схема запоминающего устройства.Запоминающее устройство содержит оперативный накопитель 1, регистр адреса, триггер 3, сумматоры 4 по модулю два, регистр 5 числа, блок 6 свертки по модулю, двухканальные переключатели 7, элемент ИЛИ 8. Устройство имеет информационные 9 и адресные 10 входы и информационные выходы 11.Запоминающее устройство работаетследующим образом.Запись информации производитсядважды. При первой записи на входтриггера 3 поступает нуль,при этоминформация на выходе сумматоров 4по модулю два соответствует информации на входах 9 числовых, и в...

Номер патента: 1112558

Опубликовано: 07.09.1984

Автор: Удалов

МПК: H03K 17/16

Метки: коммутатор, обнаружением, ошибок

...причем выход второго компаратора кодов подключен квходам установки в О триггеров,а входы шифратора обратного кода; соединены с соответствующими выходами дешифратора. 65 На чертеже представлена функциональная схема коммутатора с обнаружением ошибок для трехразрядного входного кода= 3),Устройство содержит входные шины1-3, тактовую шину 4, триггеры 5-7,дешифратор 8, выходные шины 9-12,шифраторы 13 и 14 соответственнопрямого и обратного кодов, компараторы 15 и 16 кодов, инверторы 17-19.Входные шины 1-3 компаратора соединены с соответствующими входами триггеров 5-7, вторыми входами первогокомпаратора 15 кодов и через инверторы 17-.19 - с вторыми входами второго компаратора 16 кодов. Выходы компараторов 15 и 16 кодов подключенык...

Номер патента: 1115055

Опубликовано: 23.09.1984

Авторы: Звездогляд, Смирнов, Шарыгин

МПК: G06F 11/10

Метки: исправления, многократных, обнаружения, одиночных, ошибок

...соединен с первым входом сумматора по модулю два, распределитель импульсов, выход которого соединен с управляющими входами входного регистра, блока деления, выходного регистра и первым входом триггера, блок обнаружения ошибок, последний содержит дешифратор исправляемых ошибок, группу дешифраторов неисправляемых ошибок, элемент ИЛИ и элемент И, причем выход дешифратора исправляемых ошибок соединен с вторым входом сумматора ло модулю два, выходы дешнфраторов неисправляемых ошибок группы через элемент ИЛИ соединены с первым входом элемента И, второй вход которого соединен с выходом распределителя импульсов, а вы15055 3ход - с вторым входом триггера, выходкоторого является выходом ошибки устройства, входы дешифратора исправляемых ошибок и...

Номер патента: 1116548

Опубликовано: 30.09.1984

Автор: Курилов

МПК: H04L 11/08

Метки: обнаружения, ошибок, регенератора

...сигнал (фиг. 2 а) поступает на инфомационный вход триггера 1 и первый вход сумматора 4 по модулю два, причем на вход синхронизации триггера 1 поступают тактовые импульсы от генератора 6 тактовых импульсов (фиг. 2 б) по переднему фронту которых триггер 1 фиксирует на тактовый интервал значение входного сигнала в первой половине такта (фиг. 2 в). Сигнал с выхода триггера 1 сравнивается сумматором 4 по модулю два (фиг. 2 г) по переднему фронту сигнала на выходе инвертора 3 (фиг.2 д), фиксируется триггером 2 (фиг.2 е) на тактовый интервал, При этом фиксируемое значение соответствует результату сравнения значений входного сигнала в первой половине такта (которое присутствует на выходе триггера 1 в течение всего такта) и второй...

Номер патента: 1117715

Опубликовано: 07.10.1984

Авторы: Балахонов, Цурпал

МПК: G11C 29/00

Метки: запоминающее, контролем, коррекцией, ошибок

...вход которого подключен к входу элемента НЕ,-выход которого соединен с вторым входом первого элемента И, выход которого подключен к второму входу элемента ИЛИ-НЕ, выход которого соединен с первым входом третьего элемента И, выход второго элемента И подключен к первому входу четвертого элемента И, вторые входы третьего.и четвертого элементов И соединены. с выходом элемента задержки, вход которого подключен к выходу формирователя одиночных импульсов, вход которого и вход элемента НЕ являются другими входами блока, выходы формирователя одиноч" ных импульсов и элемента задержки,являются одними из выходов блока, другими выходами которого являются выходы третьего и четвертого элементов И.На Фиг.1 приведена функциональ ная схема...

Номер патента: 1120335

Опубликовано: 23.10.1984

Авторы: Курочкин, Смирнов

МПК: G06F 11/18

Метки: исправления, ошибок

...третьей группы сумматоров по модулю два подключены к входам первого элемента ИЛИ, а второй выход блока фиксации первого отказа - к второму блокировочному входу блока фиксации второго отказа, входы первого элемента И-НГ подсоединены к нулевой шине.При этом блок фиксации первого (второго) отказа содержит первый элемент ИЛИ-НЕ, вторые элементы И-НЕ, третий и четвертый элементы И-НЕ, первый и второй элементы И, второй элемент ИЛИ, двоично-десятичные реверсивные счетчики, вход приема вектора синдрома блока подключен к первым входам вторых элементов И-НЕ, вход начальной установки - к первому входу второго элемента ИЛИ, вход сигнала сброса - к первому входу первого элемента И, вход второго строба, вход тактовых импульсов и первый...

Номер патента: 1121781

Опубликовано: 30.10.1984

Автор: Блохина

МПК: H03K 21/34

Метки: двоичный, контролем, ошибок, счетчик

...на входе 16, которые, в свою очередь, должны, опережать импульсы 22 счета на входе 15.Счетные входы Э -триггеров 2-4 подключены к единичным выходам соответствующих разрядов двоичного счетчика 1, счетный вход 3 -триггера 5 соедийен с нулевым выходом последнего разряда. Входы каждого из элементов ИЛИ 6-9 соединены с ну левым выходом соответствующего Э- триггера и с единичными выходамидругих 2 -триггеров. Входы элемента10 соединены с выходами элементов6-9 и с входом 17 импульсов опроса.Входы первого дополнительного эле"мента ИЛИ 11 соединены с единичными выходами счетчика 1, выход элементаИЛИ 11 соединен с третьим входом эле мента И 12, первый вход которого соединен с шиной импульсов опроса 17,второй вход - с единичным выходоми +1-го...

Номер патента: 1123111

Опубликовано: 07.11.1984

Авторы: Гладыш, Сафаров

МПК: H03M 13/05

Метки: информации, обнаружением, ошибок, передачи, приема, цифровая

...2 .Недостатком известной цифровой системы передачи и приема информации с обнаружением ошибок является низкая достоверность принимаемой информации.Цель изобретения - повышение достоверности принимаемой информации .Для достижения поставленной цели в цифровую систему передачи и приема информации с обнаружением ошибок, содержащую на передающей стороне последовательно соединенные генератор эталонного кода, блок сумматоров по модулю два, регистр и модулятор, последовательно соединенные синхронизатор и блок считывания,а также блоккодирования, при этом выход синхрони. затора подсоединен к объединенным так товым:входа блока кодирования и гене.ратора эталонного кода, выход блокасчитывания подсоединен к тактовомувходу регистра, а вторые входы...

Номер патента: 1124311

Опубликовано: 15.11.1984

Авторы: Изосимов, Кулдыкин, Терехов

МПК: H03M 13/51

Метки: коррекцией, модулю, ошибок, сумматор, табличный, три

...и нулевым входами первоготриггера блока контроля, первый тактовый вход устройства соединен с первыми входами четвертого и пятого элементов И блока контроля, с первымиуправляющими входами первого и второго переключателей, второй тактовыйвход устройства соединен с вторымиуправляющими входами первого, второго и первым управляющим входом третьего переключателя, входы первогои второго операндов сумматора соединены соответственно с информационными входами первого и второго переключателей, выходы первого и второго переключателей соединены соответственно с первыми и вторыми входами элементов И, входами матрицы,единичный выход первого триггераблока контроля соединен с третьимуправляющими входами первого, второго и вторым управляющим...

Номер патента: 1126984

Опубликовано: 30.11.1984

Авторы: Дубинин, Мухачев

МПК: G08B 23/00

Метки: команд, ошибок, предупреждения, формирования

...элемЕнта и к перВому входу триггера, элемент НЕ, информационное табло, исполнительный механизм,элементы ИЛИ-НЕ и усилитель 1.23.Недостатками известного устройства являются низкие быстродействие и надежность, обусловленные противоречивостью требований к величине времени задержки, так как при увеличении времени задержки повышается надежность защиты от ложных срабатываний при случайном касании органа управления, но снижается быстродействие, а при уменьшении времени задержки увеличивается быстродействие, но снижается надежность блокировки. Цель изобретения - повьшение быстродействия и надежности устройства,Поставленная цель достигается тем,5 Очто в устройство для предупреждения ошибок формирования команд управ"ления, содержащее...

Номер патента: 1127012

Опубликовано: 30.11.1984

Авторы: Гарбузов, Паращук, Шарапов

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...верхней строке матрицы.Разряды 81 проверочного слова получаются сложением. по модулю два разрядов второй строки, а разряды82 - третьей строки Н-матрицы. Разряд общей четности определяется как 80 ф = 80 + 81 82.При возникновении ошибок в 1 иразрядах хранимого в накопителе слова значения разрядов 81 и 82 проверочного слова, определяются-.Р "О (1 "Разряд общей четности 80+ = О,Прн возникновении ошибки в одномразряде хранимого слова выполняютсяусловия 4В осиову работы предложенного устройства положены следующие теоретические предпосылки.Повышениетребований к надежности, запоминающих устройств (ЗУ) на полупроводниковых запоминающих микросхемах привело.к необходимости.применения корректирующих кодов Боуэа-Чоудхури-Хоквингема (БЧХ),исправляю-...

Номер патента: 1128294

Опубликовано: 07.12.1984

Авторы: Брюхович, Касиян, Кейбаш, Чофу

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...выход которого подключен к первым входам дополнительных накопителей, одни из входов регистра контрольной информа ции подключены соответственно к выходам дополнительных накопителей и второму выходу логического блока, а .выходы - к вторым входам дополнительных накопителей и третьему вхо" ду логического блока, первый выход ;блока управления подключен к третьим входам дополнительных накопителей. и мультиплексора, другому входу регистра контрольной информации и одному из входов буферного регистра, другие входы которого соединены со-. ответственно со вторым. входом регист ра числа и информационным входом устРойства, а .выход подключен к третьему входу накопителя.На фиг. 1 изображена структурная схема предложенного,устройствами...

Номер патента: 1128401

Опубликовано: 07.12.1984

Автор: Кирюшин

МПК: H04B 3/46

Метки: анализа, кодовой, комбинации, ошибок, распределения

...достигаемо- р 5му результату является устройство дляанализа распределения ошибок в кодовой комбинации, содержащее блок согласования, выход которого подключенк первому входу блока сравнения,/второй вход которого соединен с выходом датчика испытательного текста,прямые выходы разрядов которогонодключены к первым информационнымвходам дешифратора кодовых комбина 35ций, управляющий вход которого сое-,. динен с выходом блока сравнения, исчетчики 2.Однако известное устройство анализирует межсимвольную интерференцию40только от предыдущей посылки и неучитывает межсимвольную интерференциюот более ранних посылок, энергия которйх присутствует в интервале анализируемой посылки.Цель изобретения - повышение точ 45ности. анализа распределения...

Номер патента: 1129655

Опубликовано: 15.12.1984

Авторы: Дербунович, Либерг

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...с шиной нулевого потенциала, второй вход первого ключа и управляющие входы накопителя являются управляющими входами устройства, контрольными выходами которого являются счетные выходы счетчика,На чертеже представлена функциональная схема предложенного устройства.Устройство содержит накопитель 1, первый 2 и второй 3 информационные регистры,адресный регистр 4, элементы ИЛИ 5, первый 6 и второй 7 блоки свертки по модулюдва, сумматор 8 по модулю два, счетчик 9с счетными выходами 10, элемент И - ИЛИ -НЕ 11, элемент И - НЕ 12, элемент И 13,триггер 14. На чертеже обозначены первый15 и второй 16 управляющие входы накопителя 1, Устройство содержит также первый17 и второй 18 ключи. Элементы И - ИЛИ -НЕ 11, И - НЕ 12, И 13 и триггер 14 могутбыть...

Номер патента: 1130897

Опубликовано: 23.12.1984

Авторы: Горшков, Николаев, Попов

МПК: G11C 11/00

Метки: запоминающее, обнаружением, ошибок

...осуществляется по адресу, который формируется в счетчике 14, а затем вьдается в регистр 4, а обращение к ячейке дополнительного накопителя 20 - по адресу, который формируется в счетчике 23 и выдается на регистр 21.В режиме записи в счетчик 23 по входу 39 принимается адрес начала свободных ячеек накопителя 20, а на управляющий вход 36 подается нулевой сигнал.При записи каждого слова в накопитель 1 выполняются следующие операции; проверка работоспособности ячейки накопителя 1 и запись в нее информации, формирование результирующего бита четности адреса и записываемого слова и запись его в счетчик 13, коррекция кода величины массива информации, формирование очередного адреса записи и установка в ну-, левое состояние регистра 18.При...

Номер патента: 1133624

Опубликовано: 07.01.1985

Авторы: Дичка, Дробязко, Корнейчук, Орлова, Юрчишин

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...4.Каждый из регистров устройства представляет собой группу П -триггеров. Например, в регистре 2 входыП всех триггеров соединены с выходами накепителя 1, прямые выходы триггеров подведены к входам блока 4, а инверсные - к входам накопителя 1.Синхровходы С всех триггеров соедине. ны межцу собой и подключены к одному из выходов блока управления.Пример реализации блока 13 управления приведен на фиг. 2. В его состав входят 21 -триггеры 14,11 б - триггер 15, дешифратор 16, элементы И 17, ИЛИ 18, а также И-ИЛИ 19.После подачи питания исходное состоя. ние блока управления устанавливается по сигналу "Сброс", устанавливающему все 3 К -триггеры в нулевое состояние, а работа блока управления начинается подачей сигнала "Пуск", посту. пающего по...

Номер патента: 1133625

Опубликовано: 07.01.1985

Авторы: Воронин, Сазонов, Титов, Юматов

МПК: G11C 29/00

Метки: динамическое, запоминающее, коррекцией, ошибок

...входом первого элемента ИЛИ, второй вход котороГО подключен к выходу второго элемента И и второму входу второго элемента ИЛИ, третий вход которого соединен с выходом третьего элемента И, выхоцы первого и второго элементов ИЛИ являются соответственно первым и вторым выходами блока управле3 11336ния, третий вход первого элемента Исоединен с первым входом третьегоэлемента И и вторым входом регистрасдвига, первый вход триггера, первыйвход регистра сдвига, первый и третий входы первого элемента И являются входами блока управления.На фиг. 1 приведена структурнаясхема устройства; на фиг. 2 - скемаблока управления.10Запоминающее устройство содержитнакопитель 1 на полупроводниковыхэлементах памяти 1, формирователь 2корректирующих сигналов,...

Номер патента: 1134941

Опубликовано: 15.01.1985

Автор: Коляда

МПК: G06F 11/08

Метки: исправления, коде, непозиционном, обнаружения, ошибок

...контрольным модулям системы,сумматоры коррекции первой группы5.1, 5.25 К+2, сумматоры коррек- к 0ции второй группы 6.1, 6.26 К,дешифратор 7, вспомогательные регистры первой группы 8.1, 8.2 8 К+2,вспомогательные регистры второй груп-,пы 9,1, 9.2, , 9 К, трехразрядныйрегистр 10, элементы 11.1, 11.211 К, группы мультиплексоров 12.1,12,2, , 12 К+2, выходные регистры 41 413.1, 13,2,13 К+2, (К+1), входовый элемент И 14, информационныевыходы устройства 15. 1, 15.2,15 К+2, выход 16 отказа от декодирования устройства.Входные регистры устройства 2.1,2.2, , 2 К+2 предназначены для приема соответствующих цифр исходногонепозиционного кода 0.1 К1К,К"о , 3 ог о( . Если слово(К К.1,г,к-, ,ок-,к- к мк- фк 4 не содержитошибки, т.е. является...

Номер патента: 1136165

Опубликовано: 23.01.1985

Автор: Коляда

МПК: G06F 11/08

Метки: исправления, коде, непозиционном, ошибок

...введены управляющий регистр, коммутатор, группа узлов задержки, группа выходных регистров и два сумматора по первому и второму контрольным модулям, причем выходы входных регистров группы через соответствующие узлы задержки группы соединены с первыми информационными входами соответствующих сумматоров коррекции группы, выходы которых соединены с входами соответствующих выходных регистров группы, выходь которых являются выходами устройства, входы сумматора по первому контрольному модулю соединены соответственно с выходами всех входных регистров группы, кроме (К+2)-го (где(К+2) - число входных регистров в группе), входы сумматора по второму контрольному модулю соединены соответственно с выходами всех входных регистров группы,кроме...

Номер патента: 1137532

Опубликовано: 30.01.1985

Авторы: Чехлай, Чуманов

МПК: G11B 27/36

Метки: записи, магнитной, многоканальной, ошибок

...ошибок многоканальной магнитной записи.Устройство содержит генератор импульсов, выход которого нодключен к входу распределителя 2 импульсов и соединен через включенные последовательно делитель 3 частоты и формирователь 4 кодов с входами блока 5 магнитной записи-воспроизведения. При этом последний состоит из узла 6 записи и узла 7 воспроизведения, установленных с возможностью записи и воспроизведения на носителе 8 магнитной записи, например на магнитной ленте. Выходы блока 5 магнитной записи-воспроизведения подключены к входам блоков 9 выделения ошибок.Устройство содержит также первые триггеры 10, подключенные первыми входами к выходам блоков 9 выделения ошибок, первые элементы И 11, первые входы которых подсоединены к выходам...

Номер патента: 1137533

Опубликовано: 30.01.1985

Авторы: Чехлай, Чуманов

МПК: G11B 27/36

Метки: записи-воспроизведения, канала, магнитной, ошибок, цифровой

...шине,а остальными входами - к выходампервого регистра сдвига, и вторуювыходную шину, введены второй нтретий регистры сдвига, второй сумматор по модулю два, элемент запретаи первый и второй дешифраторы, при чем второй и третий регистры сдвигасоединены синхронизирующими входамис шиной синхронизации, а информационными входами - с выходами соответственно второго и первого сумматоровпо модулю два, первый и второй дешифраторы подключены входами к выходамсоответственно второго и третьегорегистров сдвига, элемент запретаподсоединен входом к выходу второгодешифратора, запрещающим входом - квыходу первого дешнфратора и выходом к второй выходной шине и кустановочному входу второго регистрасдвига, выход последнего разрядакоторого соединен с вторым...

Номер патента: 1137540

Опубликовано: 30.01.1985

Авторы: Самойлов, Щербаков

МПК: G11C 29/00

Метки: запоминающее, коррекцией, однократных, ошибок

...работы предлагаемого устройства заложено использование корректирующего кода, допускающего мажоритарное декодирование.Устройство работает следующим образом.Режим записи.В этом режиме на входы устройства поступают импульс обращения признак операции "Запись" потенциал "1" информационное слово и код адреса. Информационное слово подается на входы блоков 1 и 3. В блоке 3 разряды информации подключаются к входам сумматоров по модулю два в соответствии с алгоритмом, представленным в виде Н-матрицы (Фиг,3), например, для корректирующего кода"45, 36". В результате на выходекаждого сумматора образуется суммапо модулю два, являкецаяся одним иэ дополнительных избыточных разрядовКаждый разряд информационного словавходит один раз в две и только в две)...

Номер патента: 1137541

Опубликовано: 30.01.1985

Авторы: Бобырь, Вайткус, Рябуха

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...сигнал соответствует режиму записи,а единичный - режиму считьвания информации с накопителя .При записикаждого слова в накопитель 1 выполняются проверка работоспособности ячейки накопителя 1и запись в нее информации; формирование результирующего бита четностиадреса и записьваемого слова и запись его в счетчик 32; коррекция конечного адреса записьваемого массива информации; формирование очередного адреса записи и обнуления регистра 4,Так как в режиме записи на входе 42 действует нулевой сигнал, то триггеры 27 и 28 не изменяют своего исходного состояния, В этом случае элемент И 16 и элементы И 26 группы по одному, входу открыты, так как на инверсном выходе триггера 28 - единичный сигнал, При проверке работоспособности ячейки нако-...