Цифровая система связи с коррекцией ошибок

(19) ИИО САНИЕ ИЗОБРЕТ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ АВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Ленинградский электротехнический институт связи им. проф.М.А.Бонч-Бруевича(54)(57) ЦИФРОВАЯ СИСТЕМА СВЯЗИ СКОРРЕКЦИЕЙ ОЮИБОК, содержащая напередающей стороне последовательносоединенные коммутатор, преобразователь аналог-цифра, блок регистров,Формирователь сигналов и передатчик,последовательно соединенные синхронизатор, генератор эталонных сигналов, блок сумматоров по модулю дваи 6 -разрядный регистр, выход которо-го подключен к третьему входу формирователя сигналов, четвертыйвход которого ;объединен с управляющим входом,передатчика, управляющим входом коммутатора, управ"ляющим входом преобразователя аналог"цифра и подсоединен к выходусинхронизатора, а на приемной сто"роне последовательно соединенные приемник, синхронизатор, генератор эталонного сигнала и коррелятор, квторому входу которого подсоединенвыход сумматора по модулю два, к первому входу которого подсоединен вы 3(59 Н 04 1: д.:.":.-.;,ЕНИЯ-:": / У ход элемента задержки, а также последовательно соединенные блок коррекции ошибок и регистрирующий блок, о т л и ч а ю щ а я с я тем, что, с целью повышения помехоустойчивости, в нее введены на передающей стороне дополнительный сумматор по модулю два, входы которого подсоединены к соответствующим выходам преобразователя аналог-цифра, а выход подключен к дополнительному входу блока сумматоров по модулю два и дополнительному входу блока регистров, а на приемной стороне блок. сравнения и последовательно соединенные блок разделения посылок, дополнительный сумматор по модулю дваи логический блок, к другому входу которого подсоединен выход блока сравнения, к соответствующим входам кото- рого подсоединены соответствующие выходы блока разделения посылок, к первому и второму входам которого й подсоединен выход приемника непосредственно и через сумматор по мо- раей Ьулю два, к третьему входу подсоеди- ее неи выход синхронизатора, а четвер" тый вход объединен с другим входом (Д блока сравнения и подключен к выходу р,ф генератора эталонных сигналов, при этом входы дополнительного суммато- ф ра по модулю два объединены с соответствующими входами блока коррекции ошибок, к другим входам которого подсоединены соответствующие выходы логического блока, а выход коррелятора подключен к второму вкоду синхронизатора. 3Изобретение относится к радиотехнике и может использоваться в системах связи и телеметрии.Известна цифровая система связи с исправлением ошибок, содержащая на передающей стороне последовательно соединенные синхронизатор, коммутатор, преобраэоэатель аналог-цифра и последовательно соединенные Формирователь сигналов и передатчик, второй вход которого соединен соответ ственно с выходом синхронизатора и другим входом преобразователя аналог-цифра, причем выход синхронизатора подключен к первому входу Формирователя сигналов, на прием ной стороне последовательно соединенные приемник и декодирующий блок, причем выход приемника через селектор подключен к цифровому регистратору, а второй выход селекто" ра подключен к другому входу декодирующего блока 113.Однако эта цифровая система связи не обеспечивает высокой помехоустойчивости тракта групповой синхронизации.Наиболее близким техническим решением к изобретении является цифровая система связи с исправлением ошибок, содержащая на передающей стороне последовательно соединенные коммутатор, преобразователь аналог- цифра, блок регистров,. Формирователь сигналов и передатчик, последовательно соединейные синхронизатор, генератор .эталонных сигналов, блок сумматоров по модулю два и и-разрядный регистр, выход которого,подключен к третьему входу Формирователя сигналов, четвертый вход которого объединен с управляющим входом передатчика, управляющим входом коммутатора, управляющим входом пре образователя аналог-цифра и подсоединен к выходу синхронизатора, а 45 на приемной стороне последовательно соединенные приемник, синхронизатор, генератор эталонного сигнала и коррелятор, к второму входу которого подсоединен выход сумматора по модулю 50 два, к первому входу которого подсоединен выход элемента задержки, а также последовательно соединенные блоккоррекции ошибок и регистрирующий блок, к второму входу которого подсоединен второй выход синхронизато 55 ра, третий выход которого подключен к первому входу декодирующего блока, к второму входу которого подсоединен выход приемника, а выход подклю-чен к "входам элемента задержки и сум.60 матора по модулю два, выход которо,го подключен к первому входу блока коррекции ошибок, к второму входу ,которого подсоединен дополнительный выход генератора эталонных сигналов, 65 к второму вхоцу которого через анализатор подсоединены выходы коррелятора 1,2 3.Недостатком данной цифровой системы связи с исправлением ошибок является то, что она позволяет исправлять только однократные ошибки, что существенно сказывается на помехоустойчивости.Цель изобретения - повышение по- мехоустойчивости.Цель достигается тем, что в цифровую систему связи с коррекцией ошибок, содержащую на передающей стороне последовательно соединенные коммутатор, преобразователь аналог- цифра, блок регистров, Формирователь сигналов и передатчик, последовательно соединенные синхронизатор, генератор эталонных сигналов, блок сумматоров по модулю два и о -разрядный регистр, выход которого .подключен к третьему входу Формирователя сигналов, четвертый вход котооого объединен с управляющим входом передатчика, управляющим входом коммутатора, управляющим входом преобразователя аналог-цифра и подсоединен к выходу синхронизатора, а на приемной стороне последовательно соединенные приемник, синхронизатор, генератор эталонного сигнала и коррелятор, к второму входу которого подсоединен выход сумматора по модулю два, к первому входу которого подсоединен выход элемента задержки , а также последовательно соединенные блок коррекции ошибок и регистрирующий блок, введены на передающей стороне дополнительный сумматор по модуллю два, входы которого подсоединены к соответствующим вы" ходам преобразователя аналог-циФра, а выход подключен к дополнительному входу блока сумматоров по модулю два и дополнительному входу блока регистров, а на приемной стороне блок сравнения и последовательно соединенные блок разделения посылок, дополнительный сумматор по модулю два и логическйй блок, к другому входу которого подсоединен выход блока сравнения, к соответствующим Входам которого подсоединены соответствующие выходы блока разделения посылок, к первому и второму входам которого подсоединен выход приемника непосредственно и через сумматор по модулю два, к третьему входу подсоединен выход синхронизатора, а четвертый вход объединен с другим входом блока сравйения и подключен к.выходу генератора эталонных сигналов, при этом выходы дополнительного сумматора по модулю два объединены с соответствующими входами блока коррекции ошибок,к другим входам которого под1053310 Составитель Т.НоддуРедактор С.Патрушева Техред В.Далекорей няк ректор Г,Огар Тираж 677осударственного комитета СССлам изобретений и открытийсква, Я, Раушская наб , д дпис каз 8902/57ВННИПИ/5 113035,П "Патент", г. Ужгород,ул. Проектная, 4 и мирует сигналы для исправления ошибок кратности =1.Логический элемент 22 при наличии сигнала четности "О" и совокупности сигналов Ь и Ь формирует сигнаМлы для исправлейия ошибок кратности г=2; Логический элемент 23 прй наличии сигнала четности "1" и совокупности сигналов несоответствия Ьф и ЬффФ выдает сигналы коррекции ошибок крат-о ности гщ 3. При этом не обнаруживаются и не исправляются сочетания ошибок видаа 1 с.а , аса, асза и т.д. Число таких сочетаний равно и.Блок 24 коррекции ошибок инверти рует посылки а;, которым соответствуют выходные сигналы логических элементов 21-23. Скорректированные слова записываются в регистрирующий блок 25.Сигналы четности "1" при ошибках символов а; нечетной кратности) и "0" (при ошибках символов а; четной кратностинеобходимы для снятия неоднозначности между однократными и двухкратными ошибками, а также между двухкратными и трехкратными ошибками.Технико-зкономическая эффективность цифровой системы в связи с коррекцией ошибок заключается в высокой помехоустойчивости тракта групповой синхронизации за счет исправления всех ошибок кратности Г=1, г 2 и подавлящего большинства ошибок кратности г 3 (кроме и ошибочных комбинаций).