Оперативное запоминающее устройство с обнаружением ошибок

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК сю С 11 С 29 00 ОПИСАНИЕ ИЗОБРЕТЕНИ Н АВТОРСКОМ(56) 1. Авторское свидУ 583476, кл. С 11 С2. Авторское свидетУ 672655, кл. С 11 С памяти поумматора нтрольныи вход блок ду второго пятый и ш лока подключены к выхмодулю двагического тои входы лоены соответстпервого сумматора пвыходу третьего ивторого сумматороврой выход логическо венно к выходу модулю два и к третьему входу модулю два, вт блока соединен етельство СССР1/00, 1877,ельство СССР9/00, 1979 по го ам управляющими в прототип нФЪ 11г вх та ло ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54)(57) 1ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ,УСТРОЙСТВО С ОБНАРУЖЕНИЕМ ОШИБОК,содержащее блок памяти и сумматорыпо модулю два с первого по шестой,причем первые входы первого и второго сумматоров по модулю два соединены соответственно с выходами третьего и четвертого сумматоров по модулюдва, входы которых подключены соответственно к информационным выходами к адресным входам блока памяти,отличающееся тем, что,с целью расширения области применения устройства за счет обеспечениявозможности передачи информации вдвух направлениях, повышения достоверности контроля и упрощения устройства, в него введены ключи, логический блок и элемент НЕ, причем первыйвыход логического блока соединен свторыми входами первого и второгосумматоров по модулю два, третийвход первого и выход четвертого сумматоров по модулю два подключенысоответственно к выходу и к входуэлемента НЕ, первый, второй.и третийвходы логического блока соединенысоответственно с контрольным выходоми суправляющими входами блока памяти,четвертый вход логического блока и ключей, входы которых подключены к информационным входам блока памяти, а выходы соединены с информационными выходами блока памяти и являются информационными выходами устройства, управляющие входы блока памяти и седьмой вход логического блока являются управляющими входами устройства., а третий и четвертый выходы логического блока - контрольными выходами устройства, входы с восьмого по оди надцатый логического блока, четвертые входы первого и второго суммато ров но модулю два, первые и вторыеоды пятого и шестого сумматоров по модулю два являются входами коммутации устройства, выходами коммуции которого являются пятый выход гического блока и выходы пятого и ого сумматоров по модулю дв 2. Устройство по п. 1, о т л ич а ю ц е е с я тем, что логическии блок содержит элементы И и элементы И-НЕ, причем первый вход первого элемента И является первым входом блока, первые входы второго и третье го элементов И и первого элемента И-НЕ объединены и являются вторым входом блока, вторые входы первого и второго элементов И объединены и являются третьим входом блока, пер1089628 теля 21 . вый и второй входы второго элемента И-НЕ, второй вход первого элемента И-НЕ и второй вход третьего элемента И являются соответственно входами с четвертого по седьмой блока,входами которого с восьмого по одиннадцатый являются соответственно входы с первого по четвертый четвертого элемента И, ныходы первого, третьего и второго элементов И, первогоэлемента И-НЕ и четвертого элемента И являются соответственно выходаИзобретение относится к вычислительной технике и может быть использовано при построении оперативных запоминающих устройств (ОЗУ) с контролем. 5Известно оперативное запоминающее устройство с обнаружением ошибок, содержащее накопитель, элементы И иди ИЛИ, входную и выходную группы элементов И, содержащее по два эле мента И на разряд накопителя, а также блоки формирования адресов записи и считывания и блок сравнения 1,Недостатки известного устройства- сложность, возникающая из-за боль шого количества элементов И и отсутстние воэможности обнаружения ошибок как в адресном, так и в информационном тракте.Наиболее близким техническим ре шением к изобретению является оперативное запоминающее устройство с обнаружением ошибок, содержащее накопитель, входной, выходной и адресный регистры, четыре блока сверток по модулю два и сумматоры по модулю два, счетчики и вычитатель, блок синхронизации, выходы которого подключены к управляющим входам счетчиков, соединенных с выходами сумматоров по модулю два, причем входы первого и второго сумматоров по модулю дна подключены соотнетстненно к информационным выходам и к адресным входам накопиНедостатками известного устройства являются невозможность передачи информации в прямом и обратном направми с первого по пятый блока, третийвход второго элемента И подключенк выходу второго элемента И-НЕ,3. Устройство по и. 2, о т л ич а ю щ е е с я тем, что логический блок содержит третий элемент И-НЕ выход которого подключен к второму входу третьего элемента И, первый вход соединен с вторым нходом первого элемента И, а второй вход является седьмым входом блока,лениях контроля информации при передаче ее от выхода к входу формирования контрольного разряда, необходимого для контроля информации в последующих каскадах обработки и построения дополнительных блоков, необходимых при модульном наращивании информационной емкости по числу слоев и разрядов, что ограничивает область применения устройства, низкая достоверность контроля, поскольку контрольный сигнал формируется только после считывания всей информации из накопителя и не обеспечивается контроль дополнительного оборудования; необходимого при наращивании информационной емкости, а также сложность устройства.Цель изобретения - расширение области применения устройства за счет обеспечения возможности передачи информации н двух направлениях, повьппение достоверности контроля и упрощение устройства Поставленная цель достигается тем, что в оперативное запоминающее устройство с обнаружением ошибок, содержащее блок памяти и сумматоры по модулю дна с первого по шестой, причем первые входы первого и второго сумматоров по модулю два соединены соответственно с выходами третьего и четвертого сумматоров по модулю два, входы которых подключены соответственно к информационным выходам и к адресным входам блока памяти, внедены ключи, логический блок и элемент НЕ, причем первый вьмод логичес -кого блока соединен с вторыми входами первого и второго сумматоров помодулю два, третий вход первого ивыход четвертого сумматоров по моду -лю два подключен соответственно к выходу и к входу элемента НЕ, первыйвторой и третий входы логическогоблока соединены соответственно сконтрольным выходом и с управляющими входами блока памяти четвертый вход)логического блока и контрольный вход блока памяти подключены к выходувторого сумматора по модулю два, пятый и шестой входы логического блока подключены соответственно к выходу первого сумматора по модулю два и к выходу третьего и третьему входу второго сумматоров по модулю два, второй выход логического блока соединен с управляющими входами ключей, 20 входы которых подключены к информационным входам блока памяти, а выходы соединены с информационными выходами блока памяти и являются информационными выходами устройства, управляющие входы блока памяти и седьмой вход логического блока являются управляющими входами устройства, атретий и четвертый выходы логического блока - контрольными выходами устройства, входы с восьмого по одиннадцатый логического блока,четвертые входы первого и вчорого сумматоров по модулю два, первые и вторые входы пятого и шестого сумматоров по модулю два являются входами коммутации устройства, выходами коммутации которого являются пятый выход логического блока и выходы пятого и шестого сумматоров по модулю40 два. Логический блок содержит элементы И и элементы И-НЕ, причем первый вход первого элемента И является первым входом блока, первые входы второго и третьего элементов И и пер 45 вого элемента И-НЕ объединены и являются вторым входом блока, вторые входы первого и второго элементов И объединены и являются третьим входом блока, первый и второй входы второго элемента И-НЕ, второй вход первого элемента И-НЕ и второй вход третьего элемента И являются соответственно входами с четвертого по сдьмой блока, входами которого с восьмого по одиннадцатый являются соответственно входы с первого по четвертый четвертого элемента И, выходы первого, третьего и второго элементов И,первого элемента И-НЕ и четвертогоэлемента И являются соответственновыходами с первого по пятый блока,третий вход второго элемента И подключен к выходу второго элемента ИНЕ.Логический блок содержит третийэлемент.И-НЕ, выход которого подключен к второму входу третьегоэлемента И, первый вход соединен свторым входом первого элемента И, авторой вход является седьмым входомблока,На фиг. 1 представлена функциональная схема предлагаемого устройства, на фиг, 2 - функциональнаясхема втого варианта выполнения логического блока,Устройство содержит (фиг. 1)блок 1 памяти с информационными выходами 2 - 2 ь (где 1 - целое чис -ло) и контрольным входом 3, логический блок 4.На фиг. 1 обозначены управляющиевходы 5-7 с первого по третий, контрольные выходы 8, 9 устройства, элемент НЕ 10, входы 11-20 коммутации,выходы 21-23 коммутации устройства,контрольный выход 24 блока памяти,информационные 25 и адресные 26входы и информационные выходы 27 устройства. Устройство содержит такжесумматоры 28-33 по модулю два с первого по шестой,Логический блок содержит (см.фиг. 1) первый 34 и второй 35 элементы И, первый элемент И-НЕ 36, третий 37 и четвертый 38 элементы И ивторой элемент И-НЕ 39. Устройствосодержит также ключи 40-40 п .Во втором варианте выполнения логический блок содержит также (см. фиг. 2) третий элемент И-НЕ 4 1.Устройство работает следующим образом.В том случае, когда отсутствует необходимость в наращивании информационной емкости устройства, сумма- торы 32 и 33 (см. фиг. 1) используются для инвертирования и формирования сигнала управления ключами 40,1- 40,1 совместно с элементом И 38, и для обеспечения необходимой полярности сигналов на выходах сумматоров 28 и 29 в режимах записи и считывания используется сумматор 33.В соответствии с этим входы 5 й 745 50 5) необходимо соединить соответственно с выходами 21 и 22, входы 19 и 20 - с выходами 21 и 22, выход 23 - с входом 13, на входы 17 и 18 необходимо подать сигнал "Прямо/обратно", на входы 11, 15 - сигнал "Запись/ считывание", на входы 14 и 16 - уровень "1" (соответствующие связи показаны на фиг. 1 пунктиром).В режиме прямого приема и выдачи информации (входы 25 служат входами, выходы 27 - выходами, при записи в блок 1 входы 17, 18 и 11, 15 подают сигналы соответственно "Прямо/обратно" и "Запись/считывание" в виде уровней "1". Пройдя через сумматор 33, уровень "1" установит на входе 5 низкий уровень, разрешающий запись информационного кода в блок 1, а, пройдя через сумматор 33, элемент И 38 и сумматор 32 установит высокий уровень на втором входе элемента И-НЕ 37Разряды кода адреса, поступающего с входов 26 на входы блока 1 и входы сумматора 31, суммируются по модулю два. Результат суммирования поступает на первый вход сумматора 29. на втором входе которого уровень "О" сигнала, определяемый низким уровнем сигнала на входе 5, создающим низкий уровень на выходе элемента И 34.При подаче высокого уровня на вход 6 модуля на управляющих входах ключей 40-40 установится уровень "1", определяемый сигналом с выхода , элемента И 37 и разрешающий прохождение через ключи 401-40 п информационного кода с входов 25 на выходы 27 и входы сумматора 30. Выходы блока 1 не влияют на уровни сигналов на выходах 27, так как в режиме записи находятся в отключенном состоянии. Сумматор 30 суммирует по модулю два разряды информационного кода, прошедшие через ключи 40 -40 и ре 1) зультат суммирования поступает на третий вход сумматора 29, на четвертом входе которого уровень "1" сигнала с входа 11. Таким образом, на выходе сумматора 29 формируется сигнал инвертированной суммы по модулю два информационных и адресных разрядов, подаваемый на контрольный вход блока 1 и запоминаемый вместе с информационным кодом в блоке 1.На выходе 8 в режиме записи уровень "0", соответствующий признаку исправной работы устройства и опре 5 1 О 15 20 25 ЗО 35 40 деляемый уровнем "0" на втором входе элемента И 35,При считывании информации сигнал"Запись/считывание" имеет уровень "0"и закрывает ключи 40-40, Формируяуровень "0" на его управляющем входепо цепи: сумматор 33 - элемент И 38сумматор 32 - элемент И 37, На входе 5 уровень "1", разрешающий считывание с блока 1 и прохождение сигналачерез элемент И 34 на вторые входысумматоров 28 и 29. Код информации,считываемый с выходов 21- 2 блока 1при подаче уровня "1" на вход б икода адреса на входы 26, поступаетна выходы 27 и входы сумматора 30.Сумматор 30 Формирует сигнал суммыпо модулю два разрядов информационного кода, поступающий с выхода сумматора 30 на второй вход элемента И-НЕ 36, прохождение через который разрешено высоким уровнем на входе 6. Таким образом, на выходе 9формируется инверсия суммы по модулю два разрядов информационного кода, т.е, контрольный разряд информации, содержащейся в блоке 1.С выхода сумматора 30 сигнал поступает также на первый вход сумматора 28 и третий вход сумматора 29,на вторые входы которых поступаетсигнал инвертированной суммы по модулю два разрядов адресного и информационного кодов, сформированный изапомненный в режиме записи. На первый вход сумматора 29 поступает свыхода сумматора 31 сигнал суммы помодулю два разрядов адресного кода,на третий вход сумматора 28 черезэлемент НЕ 10 - инверсия суммы, Начетвертых входах сумматоров 28 и 29уровни "1" и "0" соответственно, поступающие с входов 12 и 11. Таким образом, на входах сумматора 28 присутствуют сигналы; суммы по модулю два разрядов кода инФормации; инверсной суммы г,о модулю два разрядов кодов адреса и инфорймации; инверсной суммы разрядов кода адреса, уровня "1". На входах сумматора 29 присутствуют сигналы: суммы по модулю два разрядов кода адреса, инверсной суммы по модулю два разрядов кодов адреса и информации; суммы по модулю два разрядов кода информации уровня "0", 1089628Следовательно, при соответствии считываемой информации и ее кода адреса сумме адресных и информационных разрядов, сформированной в режиме записи, на выходах сумматоров 28 5 и 29 и входах элемента И-НЕ 39 установятся уровни "1", на третьем входе элемента И 35 и контрольном выходе 8 - уровень "0".При отсутствии соответствия (на личие ошибки нечетной кратности в коде информации или адреса ) на одном или обоих выходах сумматоров 28 и 29 сформируется уровень "0", а на выходе 8 установится уровень "1" - 15 признак неисправной работы.Наличие сумматоров 28 и 29 в цепи контроля позволяет повысить достоверность контроля, так как при наличии ошибки в адресном или инфор мационном тракте и неисправности одного из сумматоров 28, 29, приводящей к маскированию этой ошибки, ошибка тем не менее будет выявлена по выходу второго из сумматоров 28 и 29, 25В режиме обратного приема и передачи информации (выходы 27 служат входами, а входы 25 - выходами) сигнал "Прямо/обратно", подаваемый на входь 17 и 18, имеет уровень "0", З 0 устанавливающий высокий уровень на втором входе элемента И 37 (через элемент И 38 и сумматор 32). В режиме записи (сигнал "Запись/ считывание на входах 1 11 и 15 имеет135 уровень "1") при подаче высокого уровня на вход 6 на управляющих входах ключей 40-4011 устанавливается высойкий уровень, открывающий ключи 401- 40 40 п, через которые с выходов 27 на входы 25 блока 1 поступают разряды информационного кода, Одновременно сумматор 29 формирует с помощью сумматоров 30 и 31 сигнал инверсной суммы по модулю два разрядов адресного и информационного кодов, поступающий на вход 3 и запоминаемый в блоке 1 (при этом на первом входе сумматора 29 - сумма по модулю два разрядов кода адреса, на втором уровень "0", определяемый наличием "0" на втором входе элемента И 34, на третьем входе - сумма по модулю два информационных разрядов, на четвертом входе - уровень "1" с входа 11, следовательно, на выходе сумматора 29 - инверсия суммы по модулю два разрядов кодов адреса и информации). В режиме считывания (сигнал "Запись/считывание" на входах 11, 15 имеет уровень "0") при подаче кода адреса на входы 6 и сигнала разрешения выборки на вход 6 код информации, считываемый с выходов 21 в 2 блока 1, поступает через открытые ключи 401-40 п на входы 25 и на входы сумматора 30, Сумматоры 30 и 31 формируют суммы по модулю два информационных и адресных разрядов, поступающие на первые и третьи входы сумматоров 28 и 29, причем на третий вход сумматора 28 сумма адресных разрядов поступает с инверсией. На вторые вхопы сумматоров 28 и 29 поступает с выхода 24 через элемент И 34 сигнал инверсной суммы разрядов кодов адреса и информации, сформированный в режиме записи. На четвертые входы сумматоров 29 и 28 поступают соответственно уровни "0" и "1" с входов 11 и 12.Таким образом, на выходах сумматоров 29 и 28 и входах элемента И-НЕ 39 при соответствии считываемой информации и ее кода адреса сигналу суммы по модулю два, сформированной в режиме записи, установятся уровни "1", а на третьем входе элемента И 35 и выходе 8 установится уровень "0" - признак исправной работы.В случае ошибки нечетнойкратности в коде адреса или информации на выходах одного или обоих из сумматоров 28 и 29 возникает уровень "0", на третьем входе элемента И 35 уровень "1" и, так как на первом и втором входах элемента И 35 также присутствуют уровни "1", определяемые наличием высокого уровня на входах 5 и 6, то на выходе элемента И 35 и выходе 8 возникнет уровень "1" признак неисправной работы.При наращивании информационной емкости устройства по словам элемент И 38 и сумматоры 32 и 33 используются для построения и контроля дешифратора дополнительных разрядов адреса, поэтому для формирования сигнала управленияключами в состав блока 4 вводится элемент И-НЕ 41, выполняющий ту же функцию, которую реализовали при описанной выше работе устройства элемент И 38 и сумматор 32.Таким образом, расширение области применения, упрощение, повышениеоперативности и достоверности контроля достигается за счет того, чтоформирование и запоминание контрольного разряда кодов адреса и информации производится с использованиемотключенного состояния выходов 2 -2 блока 1 в режиме записи на томжеоборудовании, на котором осуществляется и выработка сигнала, характеризующего исправность устройства и двунаправленная передача и хранение информации, причем при увеличе нии информационной емкости наращивание контрольного оборудования происходит без дополнительных аппаратурных затрат.1089628 Составитель Т.ЗайцеваТехред А. Кикемеэей Корректор А,Зимокосов Редактор С.Пекарь Фипиал ППП "Патент", г.ужгород, ул.Проектная, 4 Заказ 2941/48 Тираж 575 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5